Mudanças entre as edições de "Ssc-113"
(→SSC 113 - Elementos de Lógica Digital 2) |
(→SSC 113 - Elementos de Lógica Digital 2) |
||
| Linha 6: | Linha 6: | ||
Laboratório: sexta, as 8:00 e sexta, as 10:10 | Laboratório: sexta, as 8:00 e sexta, as 10:10 | ||
| + | |||
'''Estagiários PAE:''' | '''Estagiários PAE:''' | ||
| Linha 12: | Linha 13: | ||
Francisco A. Alencar (alealencar@gail.com) | Francisco A. Alencar (alealencar@gail.com) | ||
| + | |||
'''Objetivos:''' Estender o conhecimento do aluno em técnicas digitais, com ênfase no projeto de circuitos sequenciais. | '''Objetivos:''' Estender o conhecimento do aluno em técnicas digitais, com ênfase no projeto de circuitos sequenciais. | ||
| + | |||
'''Programa:''' Revisão de circuitos combinacionais. Projeto de lógica seqüencial e casos de estudos. Projeto de máquinas de estado finito-FSM (Finite State Machine). Técnicas de otimização de máquinas de estado finito. Implementação de máquinas de estado finito, utilizando-se, opcionalmente, circuitos de lógica reprogramável tipo FPGA (Field-Programmable Gate Array). Aulas práticas de laboratório. | '''Programa:''' Revisão de circuitos combinacionais. Projeto de lógica seqüencial e casos de estudos. Projeto de máquinas de estado finito-FSM (Finite State Machine). Técnicas de otimização de máquinas de estado finito. Implementação de máquinas de estado finito, utilizando-se, opcionalmente, circuitos de lógica reprogramável tipo FPGA (Field-Programmable Gate Array). Aulas práticas de laboratório. | ||
| Linha 20: | Linha 23: | ||
'''Avaliações:''' | '''Avaliações:''' | ||
| − | + | Prova 1: 3/10 | |
| − | + | Prova 2: 14/11 | |
| − | + | Projeto: 28/11 | |
| + | |||
| + | Cálculo da média: | ||
| − | |||
'''Bibliografia:''' | '''Bibliografia:''' | ||
| − | - VHDL Descrição e Síntese de Circuitos Digitais, | + | - Roberto d'Amore, VHDL Descrição e Síntese de Circuitos Digitais, LTC. |
| + | - Stephen Brown, Zvonko Vranesic, Fundamentals of Digital Logic with VHDL Design, McGraw Hill. | ||
| + | - KATZ, R.H. Contemporary Logic Design, The Benjamin/Cummings Publishing, 1994. | ||
Edição das 00h13min de 8 de agosto de 2013
SSC 113 - Elementos de Lógica Digital 2
Prof. Denis F. Wolf (denis@icmc.usp.br)
Teoria: quinta, as 10:10
Laboratório: sexta, as 8:00 e sexta, as 10:10
Estagiários PAE:
Alberto Hata (hata@icmc.usp.br)
Francisco A. Alencar (alealencar@gail.com)
Objetivos: Estender o conhecimento do aluno em técnicas digitais, com ênfase no projeto de circuitos sequenciais.
Programa: Revisão de circuitos combinacionais. Projeto de lógica seqüencial e casos de estudos. Projeto de máquinas de estado finito-FSM (Finite State Machine). Técnicas de otimização de máquinas de estado finito. Implementação de máquinas de estado finito, utilizando-se, opcionalmente, circuitos de lógica reprogramável tipo FPGA (Field-Programmable Gate Array). Aulas práticas de laboratório.
Avaliações:
Prova 1: 3/10 Prova 2: 14/11 Projeto: 28/11
Cálculo da média:
Bibliografia:
- Roberto d'Amore, VHDL Descrição e Síntese de Circuitos Digitais, LTC. - Stephen Brown, Zvonko Vranesic, Fundamentals of Digital Logic with VHDL Design, McGraw Hill. - KATZ, R.H. Contemporary Logic Design, The Benjamin/Cummings Publishing, 1994.
