Ssc-113

SSC 113 - Elementos de Lógica Digital 2

Prof. Denis F. Wolf (denis@icmc.usp.br)

Teoria: quinta, as 10:10

Laboratório: sexta, as 8:00 e 10:10

Estagiários PAE:

Alberto Hata (hata@icmc.usp.br)

Francisco A. Alencar (alealencar@gail.com)

Objetivos: Estender o conhecimento do aluno em técnicas digitais, com ênfase no projeto de circuitos sequenciais.

Programa: Revisão de circuitos combinacionais. Projeto de lógica seqüencial e casos de estudos. Projeto de máquinas de estado finito-FSM (Finite State Machine). Técnicas de otimização de máquinas de estado finito. Implementação de máquinas de estado finito, utilizando-se, opcionalmente, circuitos de lógica reprogramável tipo FPGA (Field-Programmable Gate Array). Aulas práticas de laboratório.

Avaliações:

Prova 1:  26/9
Prova 2:  14/11
Projeto:  28/11

Cálculo da média: média harmônica de: P1 (peso 1), P2 (peso 1) e Proj (peso 2)  

Avaliações:

Aula 1: Apresentação

Aula 2: VHDL (D´Amore cap. 1 até 6.5)

Bibliografia:

- Roberto d'Amore, VHDL Descrição e Síntese de Circuitos Digitais, LTC.

- Stephen Brown, Zvonko Vranesic, Fundamentals of Digital Logic with VHDL Design, McGraw Hill.

- KATZ, R.H. Contemporary Logic Design, The Benjamin/Cummings Publishing, 1994.

Material Didático:

Aula 1: Arquivo:SSC113-Slide 1.pdf Arquivo:SSC113-Slide 2.pdf Arquivo:SSC113-Slide 3.pdf Aula 2: Arquivo:SSC113-Slide 4.pdf Arquivo:SSC113-Slide 5.pdf Arquivo:SSC113-Slide 6.pdf Aula 1: Arquivo:SSC113-Slide 7.pdf