Mudanças entre as edições de "Ssc-113"
(→SSC 113 - Elementos de Lógica Digital 2) |
(→SSC 113 - Elementos de Lógica Digital 2) |
||
| (19 revisões intermediárias pelo mesmo usuário não estão sendo mostradas) | |||
| Linha 23: | Linha 23: | ||
'''Avaliações:''' | '''Avaliações:''' | ||
| − | Prova 1: | + | Prova 1: 27/9 |
| − | Prova 2: | + | '''Prova 2: 5/12''' |
Projeto: 28/11 | Projeto: 28/11 | ||
| − | Cálculo da média: | + | Cálculo da média: média harmônica de: P1 (peso 1), P2 (peso 1) e Proj (peso 2) |
| + | |||
| + | '''Notas:''' | ||
| + | |||
| + | [[Arquivo:SSC113-notas.pdf]] | ||
| + | |||
| + | |||
| + | '''Avaliações:''' | ||
| + | |||
| + | Aula 1: Apresentação | ||
| + | |||
| + | Aula 2: VHDL (D´Amore cap. 1 até 6.5) | ||
| Linha 33: | Linha 44: | ||
- Roberto d'Amore, VHDL Descrição e Síntese de Circuitos Digitais, LTC. | - Roberto d'Amore, VHDL Descrição e Síntese de Circuitos Digitais, LTC. | ||
| + | |||
- Stephen Brown, Zvonko Vranesic, Fundamentals of Digital Logic with VHDL Design, McGraw Hill. | - Stephen Brown, Zvonko Vranesic, Fundamentals of Digital Logic with VHDL Design, McGraw Hill. | ||
| + | |||
- KATZ, R.H. Contemporary Logic Design, The Benjamin/Cummings Publishing, 1994. | - KATZ, R.H. Contemporary Logic Design, The Benjamin/Cummings Publishing, 1994. | ||
| + | |||
| + | '''Material Didático (Roberto d'Amore):''' | ||
| + | |||
| + | [[Arquivo:SSC113-Slide_1.pdf]] | ||
| + | |||
| + | [[Arquivo:SSC113-Slide_2a.pdf]] | ||
| + | |||
| + | [[Arquivo:SSC113-Slide_2b.pdf]] | ||
| + | |||
| + | [[Arquivo:SSC113-Slide_3.pdf]] | ||
| + | |||
| + | [[Arquivo:SSC113-Slide_4a.pdf]] | ||
| + | |||
| + | [[Arquivo:SSC113-Slide_4b.pdf]] | ||
| + | |||
| + | [[Arquivo:SSC113-Slide_5.pdf]] | ||
| + | |||
| + | [[Arquivo:SSC113-Slide_6.pdf]] | ||
| + | |||
| + | [[Arquivo:SSC113-Slide_7.pdf]] | ||
| + | |||
| + | [[Arquivo:SSC113-Slide_8-Maquinas_de_Estados.pdf]] | ||
| + | |||
| + | Teclado e Display da placa DE2-70: | ||
| + | |||
| + | [[Arquivo:Teclado.zip]] | ||
| + | |||
| + | [[Arquivo:Teclado.pdf]] | ||
| + | |||
| + | [[Arquivo:Display.zip]] | ||
| + | |||
| + | [[Arquivo:Display.pdf]] | ||
| + | |||
| + | Processador (Roberto d'Amore): | ||
| + | |||
| + | [[Arquivo:Processador.zip]] | ||
| + | |||
| + | [http://www.ele.ita.br/~damore/vhdl/v012_exemplos/cpu1/ Informações do processador] | ||
| + | |||
| + | Projeto: | ||
| + | |||
| + | [[Projeto]] | ||
Edição atual tal como às 11h03min de 2 de dezembro de 2013
SSC 113 - Elementos de Lógica Digital 2
Prof. Denis F. Wolf (denis@icmc.usp.br)
Teoria: quinta, as 10:10
Laboratório: sexta, as 8:00 e 10:10
Estagiários PAE:
Alberto Hata (hata@icmc.usp.br)
Francisco A. Alencar (alealencar@gail.com)
Objetivos: Estender o conhecimento do aluno em técnicas digitais, com ênfase no projeto de circuitos sequenciais.
Programa: Revisão de circuitos combinacionais. Projeto de lógica seqüencial e casos de estudos. Projeto de máquinas de estado finito-FSM (Finite State Machine). Técnicas de otimização de máquinas de estado finito. Implementação de máquinas de estado finito, utilizando-se, opcionalmente, circuitos de lógica reprogramável tipo FPGA (Field-Programmable Gate Array). Aulas práticas de laboratório.
Avaliações:
Prova 1: 27/9 Prova 2: 5/12 Projeto: 28/11
Cálculo da média: média harmônica de: P1 (peso 1), P2 (peso 1) e Proj (peso 2)
Notas:
Avaliações:
Aula 1: Apresentação
Aula 2: VHDL (D´Amore cap. 1 até 6.5)
Bibliografia:
- Roberto d'Amore, VHDL Descrição e Síntese de Circuitos Digitais, LTC.
- Stephen Brown, Zvonko Vranesic, Fundamentals of Digital Logic with VHDL Design, McGraw Hill.
- KATZ, R.H. Contemporary Logic Design, The Benjamin/Cummings Publishing, 1994.
Material Didático (Roberto d'Amore):
Arquivo:SSC113-Slide 8-Maquinas de Estados.pdf
Teclado e Display da placa DE2-70:
Processador (Roberto d'Amore):
Projeto:
