|
|
(87 revisões intermediárias por 2 usuários não estão sendo mostradas) |
Linha 1: |
Linha 1: |
− | == SSC-118- SISTEMAS DIGITAIS - 2013/2 ==
| + | |
| + | No Jupiter-web: [[https://uspdigital.usp.br/jupiterweb/obterDisciplina?sgldis=SSC0118]] |
| | | |
− | '''Prof. Eduardo do Valle Simões (TEORIA)'''
| + | == 2º Semestre 2016 == |
| | | |
− | E-mail: simoes@icmc.usp.br
| + | *[[SSC-118(simoesbonato)_2016|Sistemas Digitais ]] - Prof. Eduardo do Valle Simões (Teoria) e Prof. Vanderlei Bonato (Prática) |
| | | |
− | '''Prof. Alexandre Cláudio Botazzo Delbem (PRÁTICA)'''
| + | == 2º Semestre 2015 == |
| | | |
− | E-mail: acbd@icmc.usp.br
| + | *[[SSC-118(simoesbonato)_2015|Sistemas Digitais ]] - Prof. Eduardo do Valle Simões (Teoria) e Prof. Vanderlei Bonato (Prática) |
− | | |
− | '''Prof. Vanderlei Bonato (PRÁTICA)'''
| |
− | | |
− | E-mail: vbonato@usp.br
| |
− | | |
− | '''Estagiária PAE: Marcilyanne Moreira Gois'''
| |
− | | |
− | E-mail: mmgois@usp.br
| |
− | | |
− | | |
− | Conforme apresentado em aula, a ementa do curso está no Jupiter-web, no link abaixo:
| |
− | | |
− | '''EMENTA DO CURSO:''' [https://uspdigital.usp.br/jupiterweb/obterDisciplina?sgldis=SSC0118&verdis=1]
| |
− | | |
− | == Material de aula (prática)==
| |
− | | |
− | *[[Media:SSC0118_-_Sistemas_Digitais.pdf | APRESENTAÇÃO DO CURSO]]
| |
− | | |
− | *[[Media:Aula2_-_VHDL-SSC0118.pdf | Linguagem de descrição de hardware - VHDL (parte 1 de 2)]] | |
− | *[[Media:Aula3_-_VHDL-SSC0118.pdf | Linguagem de descrição de hardware - VHDL (parte 2 de 2)]]
| |
− | | |
− | *[[Media:Aula_16_-_logic2_chapter7.pdf | Flip-Flops, Registradores e Contadores (parte 1 de 3)]]
| |
− | *[[Media:Aula_17_-_logic2_chapter7.pdf | Flip-Flops, Registradores e Contadores (parte 2 de 3)]]
| |
− | *[[Media:Aula_18_-_logic2_chapter7.pdf | Flip-Flops, Registradores e Contadores (parte 3 de 3)]]
| |
− | | |
− | == Projeto Registrador (prática)==
| |
− | *[[Media:ProjetoRegistrador.pdf | Projeto1]]
| |
− | | |
− | *[[Media:Projeto-Registrador.pdf | Projeto-Registrador- Turmas de quinta-feira e sexta-feira]]
| |
− | *[[Media:Modelo-Relatório-Projeto1.rar | Modelo de relatório (projeto do registrador)- Turmas de quinta-feira e sexta-feira]]
| |
− | | |
− | | |
− | == Material de Apoio ==
| |
− | | |
− | *Fontes VHDL
| |
− | ** [[Media:dec_7seg.rar | Decodificador para display de 7 segmentos]]
| |
− | ** [[Media:Arrumabotao.rar | "Arruma botão"]]
| |
− | ** [[Media:TemplateJogo_MaqEst.rar | Template Máquina de Estado - Jogo do Frog]]
| |
− | ** [[Media:Moore.rar | Exemplo de máquina Moore em VHDL]]
| |
− | | |
− | | |
− | *Dicas VHDL/Quartus
| |
− | ** [http://quartushelp.altera.com/current/mergedProjects/hdl/vhdl/vhdl_file_dir_chip.htm Assigns device pins to a port on a VHDL entity].
| |