|
|
(69 revisões intermediárias por 2 usuários não estão sendo mostradas) |
Linha 1: |
Linha 1: |
− | == SSC-118- SISTEMAS DIGITAIS - 2014/2 ==
| + | |
| + | No Jupiter-web: [[https://uspdigital.usp.br/jupiterweb/obterDisciplina?sgldis=SSC0118]] |
| | | |
− | '''Prof. Eduardo do Valle Simões (TEORIA)'''
| + | == 2º Semestre 2016 == |
| | | |
− | E-mail: simoes@icmc.usp.br
| + | *[[SSC-118(simoesbonato)_2016|Sistemas Digitais ]] - Prof. Eduardo do Valle Simões (Teoria) e Prof. Vanderlei Bonato (Prática) |
| | | |
− | '''Prof. Alexandre Cláudio Botazzo Delbem (PRÁTICA)'''
| + | == 2º Semestre 2015 == |
| | | |
− | E-mail: acbd@icmc.usp.br
| + | *[[SSC-118(simoesbonato)_2015|Sistemas Digitais ]] - Prof. Eduardo do Valle Simões (Teoria) e Prof. Vanderlei Bonato (Prática) |
− | | |
− | '''Prof. Vanderlei Bonato (PRÁTICA)'''
| |
− | | |
− | E-mail: vbonato@usp.br
| |
− | | |
− | '''Estagiário PAE: Leandro de Souza Rosa'''
| |
− | | |
− | E-mail: leandrors@usp.br
| |
− | | |
− | | |
− | Conforme apresentado em aula, a ementa do curso está no Jupiter-web, no link abaixo:
| |
− | | |
− | '''EMENTA DO CURSO:''' [https://uspdigital.usp.br/jupiterweb/obterDisciplina?sgldis=SSC0118&verdis=1]
| |
− | | |
− | == Material de aula (prática)==
| |
− | | |
− | [[Arquivo:Apresentacao_do_curso.pdf|Apresentação do Curso]] | |
− | | |
− | == Projeto Registrador (prática)==
| |
− | *[[Media:ProjetoRegistrador.pdf | Projeto1]]
| |
− | | |
− | *[[Media:Projeto-Registrador.pdf | Projeto-Registrador- Turmas de quinta-feira e sexta-feira]]
| |
− | *[[Media:Modelo-Relatório-Projeto1.rar | Modelo de relatório (projeto do registrador)- Turmas de quinta-feira e sexta-feira]]
| |
− | | |
− | | |
− | == Material de Apoio ==
| |
− | *Fontes VHDL
| |
− | ** [[Media:Arrumabotao.rar | "Arruma botão"]]
| |
− | ** [[Media:TemplateJogo_MaqEst.rar | Template Máquina de Estado - Jogo do Frog]]
| |
− | ** [[Media:AP9_atropele_o_tomate.rar | Template Máquina de Estado - Jogo Atropele o tomate]]
| |
− | ** [[Media:Moore.rar | Exemplo de máquina Moore em VHDL]]
| |
− | | |
− | | |
− | *Dicas VHDL/Quartus
| |
− | ** [http://quartushelp.altera.com/current/mergedProjects/hdl/vhdl/vhdl_file_dir_chip.htm Assigns device pins to a port on a VHDL entity].
| |
− | | |
− | | |
− | *Dicas Jogo- Tabela de cores, ASCII
| |
− | ** [[Media:TabelaCores.pdf| TabelaCores]]
| |
− | | |
− | | |
− | *Manual da placa DE2-70 [ftp://ftp.altera.com/up/pub/Altera_Material/12.1/Boards/DE2-70/DE2_70_User_Manual.pdf]
| |
− | ** [http://dslab.naist.jp/lectures/hw2/msim_tutorial.html Tutorial ModelSim Altera Starter Edition (ase)]
| |