Mudanças entre as edições de "Scc-510(vbonato)"
(→Material Didático) |
(→Lista de Exercícios) |
||
(46 revisões intermediárias pelo mesmo usuário não estão sendo mostradas) | |||
Linha 6: | Linha 6: | ||
; Horário de Atendimento: | ; Horário de Atendimento: | ||
: Professor: terça-feira das 16:00 às 18:00, sala 3-115 | : Professor: terça-feira das 16:00 às 18:00, sala 3-115 | ||
+ | |||
+ | == Lista de Exercícios == | ||
+ | Lista de Exercícios 01: [[Arquivo:Lista_de_Exercícios_SSC0510.pdf]] | ||
+ | |||
+ | == Nota Final e Frequência == | ||
+ | |||
+ | == Recuperação == | ||
+ | * A Definir | ||
== Material Didático == | == Material Didático == | ||
+ | *Obs: Todo o material é oriundo do livro - William Stallings. Computer Organization and Architecture, 8th Edition, 2010, 792p. - exceções estão indicadas. | ||
+ | |||
*[[Media:ArqComp_2016201.pdf |Aula 1 - Apresentação/Programa do curso]] | *[[Media:ArqComp_2016201.pdf |Aula 1 - Apresentação/Programa do curso]] | ||
*Aula 2 - Arquitetura de von Neumann: componentes básicos de um sistema de computação | *Aula 2 - Arquitetura de von Neumann: componentes básicos de um sistema de computação | ||
− | **[https://app.box.com/shared/lolg08x833/1/23771250/250308296/1 Introduction | + | **[https://app.box.com/shared/lolg08x833/1/23771250/250308296/1 Introduction ] |
− | **[https://app.box.com/shared/lolg08x833/1/23771250/250308082/1 Computer Evolution and Performance | + | **[https://app.box.com/shared/lolg08x833/1/23771250/250308082/1 Computer Evolution and Performance] |
*Aula 3 - Introdução às Arquiteturas RISC e CISC: características e funções | *Aula 3 - Introdução às Arquiteturas RISC e CISC: características e funções | ||
**[https://app.box.com/shared/lolg08x833/1/23771250/250308792/1 Instruction Sets: Addressing Modes and Formats] | **[https://app.box.com/shared/lolg08x833/1/23771250/250308792/1 Instruction Sets: Addressing Modes and Formats] | ||
** [até o slide 31] [https://app.box.com/shared/lolg08x833/1/23771250/250303138/1 Reduced Instruction Set Computers] | ** [até o slide 31] [https://app.box.com/shared/lolg08x833/1/23771250/250303138/1 Reduced Instruction Set Computers] | ||
− | * Aula 4 - Pipeline | + | * Aula 4, 5 e 6 - Pipeline |
** [https://app.box.com/shared/lolg08x833/1/23771250/1988518180/1 Processor Structure and Function] | ** [https://app.box.com/shared/lolg08x833/1/23771250/1988518180/1 Processor Structure and Function] | ||
** [a partir do slide 32] [https://app.box.com/shared/lolg08x833/1/23771250/250303138/1 Reduced Instruction Set Computers] | ** [a partir do slide 32] [https://app.box.com/shared/lolg08x833/1/23771250/250303138/1 Reduced Instruction Set Computers] | ||
+ | *Aula 7, 8 - Superscalar | ||
+ | **[https://app.box.com/shared/lolg08x833/1/23771250/250302838/1 Instruction Level Parallelism and Superscalar Processors] | ||
+ | **[[a partir do slide 68] http://booksite.elsevier.com/9780123944245/pdf/chapter_07.pdf Microarchitecture (from Harris and Harris. Digital Design and Computer Architecture, Morgan Kaufmann, 2007, 569p.)] | ||
+ | *Aula 9 - Prova 1 | ||
+ | * Aula10 e 11 | ||
+ | **[Aula 10 (slides 1-34), Aula 11 (slides 35-61)] [https://app.box.com/shared/lolg08x833/1/23771250/250301724/1 Organização paralela: multiprocessadores simétricos (SMP) e Clusters] | ||
+ | *Aula 12 | ||
+ | **[slides 62-75] [https://app.box.com/shared/lolg08x833/1/23771250/250301724/1 Organização paralela: NUMA e Vector Computation] | ||
+ | |||
+ | |||
+ | == Seminários == | ||
+ | '''Considerações gerais:''' <br> | ||
+ | - Grupos de 3 alunos cada, duração 15 min de apresentacao + 5 min de perguntas da classe/professor; <br> | ||
+ | - Todos deverão apresentar (falar), pois a nota sera a média da qualidade do conteúdo, da apresentação individual e da apresentacao do grupo. <br> | ||
+ | |||
+ | '''Conteúdo do seminário:''' <br> | ||
+ | - Evolução histórica do tema e seu estado da arte; <br> | ||
+ | - Principais resultados alcançados e os desafios atuais; <br> | ||
+ | - Dependências do mundo externo (padrões de desenvolvimento, complexidade dos problemas, tempo de resposta, custo de desenvolvimento e manutenção, avanço da tecnologia, exigências do mercado e etc..); <br> | ||
+ | - Apresentação de questões e posicionamento do grupo que motivem a discussão da classe. <br> | ||
+ | |||
+ | |||
+ | *22/11 | ||
+ | |||
+ | G1 – 7:00 – 7:20 <br> | ||
+ | Tema: Intel® 64 and IA-32 architectures | ||
+ | |||
+ | G2 – 7:20 <br> | ||
+ | Tema: Intel® Virtualization Technology | ||
+ | |||
+ | G3 – 7:40 <br> | ||
+ | Tema: AMD-V™ technology | ||
+ | |||
+ | G4 – 8:00 <br> | ||
+ | Tema: Intel® Turbo Boost Technology | ||
+ | |||
+ | G5 – 8:20 <br> | ||
+ | Tema: AMD® Turbo Core Technology | ||
+ | |||
+ | |||
+ | *29/11 | ||
+ | G6 – 7:00 – 7:20 <br> | ||
+ | Tema: Intel® Advanced Vector Extensions | ||
+ | |||
+ | G7 – 7:20 <br> | ||
+ | Tema: AMD® Advanced Vector Extensions | ||
+ | |||
+ | G8 – 7:40 <br> | ||
+ | Tema: AltiVec® Technologies | ||
+ | |||
+ | G9 – 8:00 <br> | ||
+ | Tema: ARM® NEON™ technology | ||
+ | |||
+ | G10 – 8:20 <br> | ||
+ | Tema: ARM® big.LITTLE™ technology | ||
== Material de Apoio == | == Material de Apoio == | ||
− | *[https://app.box.com/shared/lolg08x833/0/23771250 | + | *[https://app.box.com/shared/lolg08x833/0/23771250 Acesso a todos os slides do livro William Stallings, Computer Organization and Architecture, 8th Edition] |
Edição atual tal como às 13h55min de 22 de setembro de 2018
Índice
Informações Gerais
Disciplina: Arquitetura de Computadores (SSC-0510)
Professor: Vanderlei Bonato (vbonato at icmc dot usp dot br)
- Horário de Atendimento
- Professor: terça-feira das 16:00 às 18:00, sala 3-115
Lista de Exercícios
Lista de Exercícios 01: Arquivo:Lista de Exercícios SSC0510.pdf
Nota Final e Frequência
Recuperação
- A Definir
Material Didático
- Obs: Todo o material é oriundo do livro - William Stallings. Computer Organization and Architecture, 8th Edition, 2010, 792p. - exceções estão indicadas.
- Aula 1 - Apresentação/Programa do curso
- Aula 2 - Arquitetura de von Neumann: componentes básicos de um sistema de computação
- Aula 3 - Introdução às Arquiteturas RISC e CISC: características e funções
- Aula 4, 5 e 6 - Pipeline
- Processor Structure and Function
- [a partir do slide 32] Reduced Instruction Set Computers
- Aula 7, 8 - Superscalar
- Instruction Level Parallelism and Superscalar Processors
- [[a partir do slide 68] http://booksite.elsevier.com/9780123944245/pdf/chapter_07.pdf Microarchitecture (from Harris and Harris. Digital Design and Computer Architecture, Morgan Kaufmann, 2007, 569p.)]
- Aula 9 - Prova 1
- Aula10 e 11
- [Aula 10 (slides 1-34), Aula 11 (slides 35-61)] Organização paralela: multiprocessadores simétricos (SMP) e Clusters
- Aula 12
- [slides 62-75] Organização paralela: NUMA e Vector Computation
Seminários
Considerações gerais:
- Grupos de 3 alunos cada, duração 15 min de apresentacao + 5 min de perguntas da classe/professor;
- Todos deverão apresentar (falar), pois a nota sera a média da qualidade do conteúdo, da apresentação individual e da apresentacao do grupo.
Conteúdo do seminário:
- Evolução histórica do tema e seu estado da arte;
- Principais resultados alcançados e os desafios atuais;
- Dependências do mundo externo (padrões de desenvolvimento, complexidade dos problemas, tempo de resposta, custo de desenvolvimento e manutenção, avanço da tecnologia, exigências do mercado e etc..);
- Apresentação de questões e posicionamento do grupo que motivem a discussão da classe.
- 22/11
G1 – 7:00 – 7:20
Tema: Intel® 64 and IA-32 architectures
G2 – 7:20
Tema: Intel® Virtualization Technology
G3 – 7:40
Tema: AMD-V™ technology
G4 – 8:00
Tema: Intel® Turbo Boost Technology
G5 – 8:20
Tema: AMD® Turbo Core Technology
- 29/11
G6 – 7:00 – 7:20
Tema: Intel® Advanced Vector Extensions
G7 – 7:20
Tema: AMD® Advanced Vector Extensions
G8 – 7:40
Tema: AltiVec® Technologies
G9 – 8:00
Tema: ARM® NEON™ technology
G10 – 8:20
Tema: ARM® big.LITTLE™ technology