Mudanças entre as edições de "SSC-113"
De CoteiaWiki
(→Material de Apoio) |
(→Material de Apoio) |
||
| Linha 58: | Linha 58: | ||
** [http://quartushelp.altera.com/current/mergedProjects/hdl/vhdl/vhdl_file_dir_chip.htm Assigns device pins to a port on a VHDL entity]. | ** [http://quartushelp.altera.com/current/mergedProjects/hdl/vhdl/vhdl_file_dir_chip.htm Assigns device pins to a port on a VHDL entity]. | ||
| − | *Processador | + | *Processador COMP09 |
| − | ** [[Media:Apresentacao_instrucoes.pdf | | + | ** [[Media:Apresentacao_instrucoes.pdf | Apresentação]] |
| + | ** [[Media:Processador2010_v3_funcionaInputOutput.rar | Projeto inicial do processador]] | ||
*Docs para uso da Placa D2-70 | *Docs para uso da Placa D2-70 | ||
** [http://www.altera.com/literature/ug/ug_usb_blstr.pdf Installing the USB-Blaster Driver on Windows 2000 and Windows XP Systems] | ** [http://www.altera.com/literature/ug/ug_usb_blstr.pdf Installing the USB-Blaster Driver on Windows 2000 and Windows XP Systems] | ||
** [[Media:DE2_70 User manual_v101.pdf | DE2_70 User manual]] | ** [[Media:DE2_70 User manual_v101.pdf | DE2_70 User manual]] | ||
Edição das 10h37min de 19 de outubro de 2010
No Jupiter-web: [ementa]
Recados
- Prof. Vanderlei
- Os projetos Máquina de Refrigerante tipo Mealy implementado direto em VHDL e o do Elevador com o ActiveHDL deverão ambos serem concluídos durante as aulas 14 e 15/07.
Informações Gerais
Disciplina: Elementos de Lógica Digital II (SSC-113) - BCC
Professores:
- Turma A - Eduardo do Valle Simões (simoes at icmc dot usp dot br)
- Turma B - Vanderlei Bonato (vbonato at icmc dot usp dot br)
Aluno PAE: Sérgio Durand (durand at icmc dot usp dot br )
Horário e Local das Aulas:
- Turma A:
- Teórica: seg 13:30 - 16:00 (02:30 horas) - sala 5001
- Prática: ter 08:10 - 09:50 (01:40 hora ); qua (01:40 hora ) 10:10 - 11:50 - SAP2
- Turma B:
- Teórica: seg 13:30 - 16:00 (02:30 horas) - sala 5003
- Prática: ter 10:10 - 11:50 (01:40 hora ); qua 08:10 - 09:50 (01:40 hora ) - SAP2
Horário de Atendimento:
- Professor: seg 16:00 - 18:00
- Aluno PAE: a ser definido
Aulas Programadas
- Aula 1 - Apresentação do curso
- Aula 2 - Linguagem de descrição de hardware VHDL
- Aula 3 - Máquina de estados finitos
- Aula 4 - Modelos de máquinas de estados finitos - Moore e Mealy (exercícios)
- Máquina de venda de refrigerante
- Aula 5 - Máquina de estados finitos (continuação)
- Aula 6 - Apresentação P1
- Aula 7 - Template de microprocessador (memória, mapa de caracteres, I/O, ULA, unidade de controle)
- Aula 8 - Análise e implementaçao: instruções de acesso a memória e I/O
- Aula 9 - Análise e implementaçao: instruções de operações artiméticas, lógicas e de deslocamento
- Aula 10 - Análise e implementaçao: instruções de desvios
- Aula 11 - Análise e implementaçao: instruções de subrotinas
- Aula 12 - Montador
- Aula 13 - Programação
- Aula 14 - Programação
- Aula 15 - Apresentação P2
Material de Apoio
- Fontes VHDL
- Dicas VHDL/Quartus
- Processador COMP09
- Docs para uso da Placa D2-70
