Mudanças entre as edições de "SSC-611(vbonato)"
(→Informações Gerais) |
(→Informações Gerais) |
||
| (7 revisões intermediárias pelo mesmo usuário não estão sendo mostradas) | |||
| Linha 1: | Linha 1: | ||
== Informações Gerais == | == Informações Gerais == | ||
| − | '''Disciplina''': Arquitetura de Computadores | + | '''Disciplina''': Arquitetura de Computadores 2019/1 (SSC-0611) |
| − | '''Sala:''' | + | '''Sala:''' Eng Computação – Sala 26 - Campus II |
'''Horários:''' | '''Horários:''' | ||
| − | qui 08:10 - 09:50 (01:40 hora ) | + | qui 08:10 - 09:50 (01:40 hora ); |
ter 08:10 - 09:50 (01:40 hora ) | ter 08:10 - 09:50 (01:40 hora ) | ||
| Linha 11: | Linha 11: | ||
E-mail: vbonato@usp.br | E-mail: vbonato@usp.br | ||
| − | |||
| − | |||
| − | |||
| − | |||
== Lista de Exercícios == | == Lista de Exercícios == | ||
| Linha 23: | Linha 19: | ||
| − | == Material Didático == | + | == Material Didático (to be updated) == |
*Obs: Todo o material é oriundo do livro - William Stallings. Computer Organization and Architecture, 8th Edition, 2010, 792p. - exceções estão indicadas. | *Obs: Todo o material é oriundo do livro - William Stallings. Computer Organization and Architecture, 8th Edition, 2010, 792p. - exceções estão indicadas. | ||
| − | *Aula 1 - Apresentação/Programa do curso [[Arquivo: | + | *Aula 1 - Apresentação/Programa do curso [[Arquivo:a ser incluído.pdf]] |
*Aula 2 - Arquitetura de von Neumann: componentes básicos de um sistema de computação | *Aula 2 - Arquitetura de von Neumann: componentes básicos de um sistema de computação | ||
**[https://app.box.com/shared/lolg08x833/1/23771250/250308296/1 Introduction ] | **[https://app.box.com/shared/lolg08x833/1/23771250/250308296/1 Introduction ] | ||
| Linha 36: | Linha 32: | ||
** [https://app.box.com/shared/lolg08x833/1/23771250/1988518180/1 Processor Structure and Function] | ** [https://app.box.com/shared/lolg08x833/1/23771250/1988518180/1 Processor Structure and Function] | ||
** [a partir do slide 32] [https://app.box.com/shared/lolg08x833/1/23771250/250303138/1 Reduced Instruction Set Computers] | ** [a partir do slide 32] [https://app.box.com/shared/lolg08x833/1/23771250/250303138/1 Reduced Instruction Set Computers] | ||
| − | *Aula 6 - '''Prova 1 ( | + | *Aula 6 - '''Prova 1 (xx/xx)''' |
*Aulas 7 e 8 - Superscalar | *Aulas 7 e 8 - Superscalar | ||
**[https://app.box.com/shared/lolg08x833/1/23771250/250302838/1 Instruction Level Parallelism and Superscalar Processors] | **[https://app.box.com/shared/lolg08x833/1/23771250/250302838/1 Instruction Level Parallelism and Superscalar Processors] | ||
| Linha 47: | Linha 43: | ||
*Aulas 12, 13 e 14 - Arquiteturas Comerciais (Seminários) | *Aulas 12, 13 e 14 - Arquiteturas Comerciais (Seminários) | ||
| − | *Aula 15 - '''Prova 2 ( | + | *Aula 15 - '''Prova 2 (xx/xx)''' |
== Seminários == | == Seminários == | ||
Edição atual tal como às 16h45min de 13 de fevereiro de 2019
Índice
Informações Gerais
Disciplina: Arquitetura de Computadores 2019/1 (SSC-0611)
Sala: Eng Computação – Sala 26 - Campus II
Horários: qui 08:10 - 09:50 (01:40 hora ); ter 08:10 - 09:50 (01:40 hora )
Prof. Vanderlei Bonato
E-mail: vbonato@usp.br
Lista de Exercícios
Critério de Avaliação
Material Didático (to be updated)
- Obs: Todo o material é oriundo do livro - William Stallings. Computer Organization and Architecture, 8th Edition, 2010, 792p. - exceções estão indicadas.
- Aula 1 - Apresentação/Programa do curso Arquivo:A ser incluído.pdf
- Aula 2 - Arquitetura de von Neumann: componentes básicos de um sistema de computação
- Aula 3 - Introdução às Arquiteturas RISC e CISC: características e funções
- Aulas 4 e 5 - Pipeline
- Processor Structure and Function
- [a partir do slide 32] Reduced Instruction Set Computers
- Aula 6 - Prova 1 (xx/xx)
- Aulas 7 e 8 - Superscalar
- Instruction Level Parallelism and Superscalar Processors
- [[a partir do slide 68] http://booksite.elsevier.com/9780123944245/pdf/chapter_07.pdf Microarchitecture (from Harris and Harris. Digital Design and Computer Architecture, Morgan Kaufmann, 2007, 569p.)]
- Aulas 9, 10 e 11 - Arquiteturas Paralelas
- [Aula 9 (slides 1-34), Aula 10 (slides 35-61)] Organização paralela: multiprocessadores simétricos (SMP) e Clusters
- [Aula 11 (slides 62-75)] Organização paralela: NUMA e Vector Computation
- Aulas 12, 13 e 14 - Arquiteturas Comerciais (Seminários)
- Aula 15 - Prova 2 (xx/xx)
Seminários
Considerações gerais:
- Grupos de 3 alunos cada, duração 15 min de apresentacao + 5 min de perguntas da classe/professor;
- Todos deverão apresentar (falar), pois a nota sera a média da qualidade do conteúdo, da apresentação individual e da apresentacao do grupo.
Conteúdo do seminário:
- Evolução histórica do tema e seu estado da arte;
- Principais resultados alcançados e os desafios atuais;
- Dependências do mundo externo (padrões de desenvolvimento, complexidade dos problemas, tempo de resposta, custo de desenvolvimento e manutenção, avanço da tecnologia, exigências do mercado e etc..);
- Apresentação de questões e posicionamento do grupo que motivem a discussão da classe.
Tema: Intel® 64 and IA-32 architectures
G1 ==> Arquivo:G1.pdf
Tema: Intel® Virtualization Technology
G2 ==> Arquivo:G2.pdf
Tema: AMD-V™ technology
G3 ==> Arquivo:G3.pdf
Tema: Intel® Turbo Boost Technology
G4 ==> Arquivo:G4.pdf
Tema: AMD® Turbo Core Technology
G5 ==> Arquivo:G5.pdf
Tema: Intel® Advanced Vector Extensions
G6 ==> Arquivo:G6.pdf
Tema: AMD® Advanced Vector Extensions
G7 ==> Arquivo:G7.pdf
Tema: AltiVec® Technologies
G8 ==> Arquivo:G8.pdf
Tema: ARM® NEON™ technology
G9_1 ==> Arquivo:G9 1.pdf
G9_2 ==> Arquivo:G9 2.pdf
Tema: ARM® big.LITTLE™ technology
G10 ==> Arquivo:G10.pdf
Tema: Intel® Xeon Gold 6138P with Arria 10 FPGA
G11 –
Tema: Intel® Xeon Phi Processor
G12_1 ==> Arquivo:G12 1.pdf
G12_2 ==> Arquivo:G12 2.pdf
Tema: Eyeriss Project: Processor for Deep Convolutional Neural Networks
G13 ==> Arquivo:G13.pdf
Tema: Nervana Intel Chip: Deep Learning Chip Architecture
G14 ==> Arquivo:G14 1.pdf
Tema: NVIDIA® Tesla® V100 Tensor Core: NVIDIA Volta Architecture
G15 ==> Arquivo:G15 1.pdf
