SSC-113

No Jupiter-web: [ementa]

Informações Gerais

Disciplina: Elementos de Lógica Digital II (SSC-113) - BCC

Professores:

Turma A - Eduardo do Valle Simões (simoes at icmc dot usp dot br)

Turma B - Vanderlei Bonato (vbonato at icmc dot usp dot br)

Aluno PAE: Sérgio Durand (durand at icmc dot usp dot br )

Horário e Local das Aulas:

• Turma A:

Teórica: seg 13:30 - 16:00 (02:30 horas) - sala 5001

Prática: ter 08:10 - 09:50 (01:40 hora ); qua (01:40 hora ) 10:10 - 11:50 - SAP2

• Turma B:

Teórica: seg 13:30 - 16:00 (02:30 horas) - sala 5003

Prática: ter 10:10 - 11:50 (01:40 hora ); qua 08:10 - 09:50 (01:40 hora ) - SAP2

Horário de Atendimento:

Professor: seg 16:00 - 18:00

Aluno PAE: a ser definido

Aulas Programadas

• Aula 1 - Apresentação do curso
• Aula 2 - Linguagem de descrição de hardware VHDL
• Aula 3 - Máquina de estados finitos
• Aula 4 - Modelos de máquinas de estados finitos - Moore e Mealy (exercícios)
  • Máquina de venda de refrigerante
• Aula 5 - Máquina de estados finitos (continuação)
• Aula 6 - Apresentação P1
• Aula 7 - Template de microprocessador (memória, mapa de caracteres, I/O, ULA, unidade de controle)
• Aula 8 - Análise e implementaçao: instruções de acesso a memória e I/O
• Aula 9 - Análise e implementaçao: instruções de operações artiméticas, lógicas e de deslocamento
• Aula 10 - Análise e implementaçao: instruções de desvios
• Aula 11 - Análise e implementaçao: instruções de subrotinas
• Aula 12 - Montador
• Aula 13 - Programação
• Aula 14 - Programação
• Aula 15 - Apresentação P2

Material de Apoio

• Fontes VHDL
  • [[Media::Alarme_mealy.rar | Máquina de Estados Finitos (Modelo Moore) - Alarme]]
  • [[Media::Alarme_mealy.rar | Máquina de Estados Finitos (Modelo Mealy) - Alarme]]
  • Decodificador para display de 7 segmentos
  • "Arruma botão"

• Dicas VHDL/Quartus
  • Assigns device pins to a port on a VHDL entity.

• Docs para uso da Placa D2-70
  • Installing the USB-Blaster Driver on Windows 2000 and Windows XP Systems
  • DE2_70 User manual