Ssc-113

SSC 113 - Elementos de Lógica Digital 2

Prof. Denis F. Wolf (denis@icmc.usp.br)

Teoria: quinta, as 10:10

Laboratório: sexta, as 8:00 e sexta, as 10:10

Estagiários PAE:

Alberto Hata (hata@icmc.usp.br)

Francisco A. Alencar (alealencar@gail.com)

Objetivos: Estender o conhecimento do aluno em técnicas digitais, com ênfase no projeto de circuitos sequenciais.

Programa: Revisão de circuitos combinacionais. Projeto de lógica seqüencial e casos de estudos. Projeto de máquinas de estado finito-FSM (Finite State Machine). Técnicas de otimização de máquinas de estado finito. Implementação de máquinas de estado finito, utilizando-se, opcionalmente, circuitos de lógica reprogramável tipo FPGA (Field-Programmable Gate Array). Aulas práticas de laboratório.

Avaliações:

 Prova 1:   
 Prova 2:   
 Projeto:

 Cálculo da média: 

Bibliografia:

- VHDL Descrição e Síntese de Circuitos Digitais, Roberto d'Amore, LTC.