SSC-118(simoesbonato) 2016

De CoteiaWiki
Revisão de 16h07min de 11 de novembro de 2016 por Vbonato (discussão | contribs)

SSC-118 - SISTEMAS DIGITAIS - 2016/2

Prof. Eduardo do Valle Simões (TEORIA)

E-mail: simoes@icmc.usp.br

Prof. Vanderlei Bonato (PRÁTICA)

E-mail: vbonato@usp.br

Estagiário PAE da parte prática: André Bannwart Perina

Horário de atendimento: Segundas 15h às 16h / Terças 16h às 17h

Caso eu não estiver no laboratório, me procurar pelo e-mail.

E-mail: abperina@usp.br

FAQ

Clique aqui!

Arquivos

Avisos

Nas aulas práticas dos dias 26/27 de setembro será aplicado o primeiro trabalho prático, não faltem!

Método de avaliação

  • Prática:
    • 10% atividades
    • 20% P1
    • 70% P2

Trabalho Final

Instruções

  • Acesse o site http://www.classicgamesarcade.com/
  • Escolha um jogo
  • Envie um e-mail para make.vhdl.not.war@gmail.com com:
    • Assunto: Projeto 2 SSC-118 2016/2 Seg/Ter
    • Conteúdo: Nome e NUSP dos integrantes, jogo escolhido, e qual as funcionalidades do jogo pretende-se implementar
  • Os jogos não podem ser repetidos entre os grupos. A lista abaixo será atualizada periodicamente conforme os e-mails forem enviados
  • A escolha dos jogos poderá ser feita a partir de quarta, meio-dia, até domingo, 13 de novembro, 23:59 horário de Brasília
  • Implemente-o em VHDL
  • Profit

Grupos

Segunda

  • Grupo 1: Tic-tac-toe
    • Marcelo Suckow de Barros Rodrigues
    • Moacyr Theodoro Ferreira Souza
  • Grupo 2: Tron
    • Teo Chaban
    • Lucas Fernandes Turci
  • Grupo 3: Bomberman
    • Bruno Mendes da Costa
    • Guilherme Hideki Tati
  • Grupo 4: Snake
    • Bruno Flávio Ferreira
    • Rodrigo Noventa Júnior
  • Grupo 5: Kaboom
    • Wallace Cruz de Souza
    • Eduardo Kiyoshi Kamikabeya
  • Grupo 6: Chooper drop
    • Rafael Amaro Rolfsen
    • Victor Roberti Camolesi
  • Grupo 7: Galaga
    • Bruno Waldvogel
    • Rafael Palamoni
  • Grupo 8: Pong
    • Luca Porto
    • Edson Yudi Toma
  • Grupo 9: Flappy Bird
    • Gabriel Oliveira da Silva Hirga
    • Bruno Henrique Rasteiro
  • Grupo 10: Sudoku
    • Bruno Facina
    • Matheus de Barros Giampaoli
  • Grupo 11: JetPac Spectrum
    • Murilo Baldi
    • Marcello Pagano
  • Grupo 12: Bomb Jack 2
    • André Moreira Souza
    • Felipe Contini Torres
  • Grupo 13: Checkers
    • Vitor Augusto de Oliveira
    • Décio Lauro Soares
  • Grupo 14: Space Invader
    • Vinicius Volponi Ferreira
    • Kairo Bonicenha
  • Grupo 15: Tetris
    • Edylson Torikai
    • Gabriel Mattheus Bezerra Alves de Carvalho
  • Grupo 16: Commando
    • João Pedro Ramos Belmiro
    • Matheus Aparecido do Carmo Alves
  • Grupo 17: Astro Panic
    • Guilherme Marchetto
    • Victor Souza Cezario

Terça

  • Grupo 1: Simon
    • Marcelo de Moraes Carvalho da Silva
    • Marina Sleutjes Kako
  • Grupo 2: Minesweeper
    • Ana Maia Baptistão
    • Giovana Meloni Craveiro
  • Grupo 3: Castlevania
    • Felipe Alves Siqueira
    • Rodrigo Anes Sena de Araújo
  • Grupo 4: Arkanoid
    • João Pedro Sousa dos Reis
    • Pedro Avellar Machado
  • Grupo 5: Frogger
    • Gabriel Toschi
    • Fernanda Marana
  • Grupo 6: Connect4
    • Leonardo Meireles Murtha Oliveira
    • Antonio Nelson Moreira
    • Vitor Augusto H Brisola
  • Grupo 7: Infinity Runner 2D
    • Marcos Wendell Souza de Oliveira Santos
    • David Souza Rodrigues
  • Grupo 8: Battle City
    • Daniel Sivaldi Feres
    • Guilherme Amorim Menegali
  • Grupo 9: Boinggg
    • Beatriz Campos de Almeida de Castro Monteiro
    • Thaís Bianchini
  • Grupo 10: CyberBox
    • Bárbara Côrtes e Souza
    • Cezar Abadio Correia Guimarães Filho
  • Grupo 11: Raiden Space Ship
    • Guilherme Gomes Zunta Camacho
    • Carlos André Martins Neves
  • Grupo 12: Varth
    • Fernando Moura Leite Vendrameto
    • Rodrigo Geurgas Zavarizz
  • Grupo 13: Pac Man
    • Matheus Marzola Gomes
    • Victor Henrique de Souza Rodrigues
  • Grupo 14: Berzerk
    • Gustavo Sutter Pessurno de Carvalho
    • Guilherme de Pinho Montemovo
  • Grupo 15: Solitaire
    • Caio Ferreira Bernardo
    • Victor Antônio de Oliveira
  • Grupo 16: Thrust
    • Donizeti Carlos dos Santos Junior
    • Josué Grace Kabongo Kalala

Cronograma realizado (Práticas)

  • (Seg. 01/08 - Ter. 02/08): Aula 01: Introdução do curso, apresentação da ementa, critério de avaliação, introdução ao Quartus II e ModelSim
  • (Seg. 08/08 - Ter. 09/08): Aula 02: Introdução à circuitos sequenciais: Latches RS
  • (Seg. 15/08 - Ter. 16/08): Feriado / SEMCOMP
  • (Seg. 22/08 - Ter. 23/08): Aula 03: Flip-flop D, shift register
  • (Seg. 29/08 - Ter. 30/08): Aula 04: Conversão flip-flop D para T, flip-flop de 6 portas lógicas e contador síncrono (1)
  • (Seg. 05/09 - Ter. 06/09): Semana da pátria
  • (Seg. 12/09 - Ter. 13/09): Aula 05: Conversão flip-flop D para T, flip-flop de 6 portas lógicas e contador síncrono (2)
  • (Seg. 19/09 - Ter. 20/09): Aula 06: Contador síncrono decrescente
  • (Seg. 26/09 - Ter. 27/09): Aula 07: PROJETO 1
  • (Seg. 03/10 - Ter. 04/10): Aula 08: Memória RAM on-chip
  • (Seg. 10/10 - Ter. 11/10): Aula 09: Introdução ao VHDL Arquivo:Introduction2VHDL.pdf
  • (Seg. 17/10 - Ter. 18/10): Aula 10: Introdução ao VHDL - 2
  • (Seg. 24/10 - Ter. 25/10): Aula 11: Módulo leitor de memória > Displays de 7 segmentos em VHDL
  • (Seg. 31/10 - Ter. 01/11): Aula 12: Introdução Teclado + VGA. Exemplo: http://bit.ly/2fw0YUF
  • (Seg. 07/10 - Ter. 08/11): Aula 13: Exemplo implementação máquina de estados finitos (VHS Player)

Cronograma programado

  • A1: introdução ao curso, teste do Quartus e Modelsim e de placas de FPGA;
  • A2: implementação de Latchs e Flip-Flops com portas lógicas;
  • A3: implementação de registradores;
  • A4 e 5: aplicação de registradores: conversores e contadores;
  • A6 e A7: apresentação e implementacao durante as aulas do projeto 1 (P1) (partes 1 e 2)
  • A8: utilização de memória RAM e ROM com introducao prática ao VHDL;
  • A9 e 10: implementação de máquina de estados finito (FSM) Moore e Mealy em VHDL;
  • A11: apresentação e exploração do projeto padrão com o uso de teclado e vídeo;
  • A12: ferramentas para modelagem e geração automática de máquina de estados em VHDL;
  • A13: projeto de um circuito lógico sequencial para a execução de instruções binárias;
  • A14 e 15: acompanhamento no desenvolvimento do projeto 2 (P2).
Disponível em "http://wiki.icmc.usp.br/index.php?title=SSC-118(simoesbonato)_2016&oldid=43335"