Mudanças entre as edições de "SSC-109(bonato) 2017"
De CoteiaWiki
| Linha 54: | Linha 54: | ||
* (Ter. 21/03 - Qui. 23/03): Aula 02: Introdução ao uso do Quartus II | * (Ter. 21/03 - Qui. 23/03): Aula 02: Introdução ao uso do Quartus II | ||
* (Ter. 28/03 - Qui. 30/03): Aula 02: Primeira programação da placa e <span id="atividade1">primeira atividade prática</span> | * (Ter. 28/03 - Qui. 30/03): Aula 02: Primeira programação da placa e <span id="atividade1">primeira atividade prática</span> | ||
| − | ** Primeira atividade prática: Desenvolver um circuito para desenhar as letras U, S e P no primeiro display de sete segmentos do FPGA (HEX0[6..0]) utilizando switches (SW[0] e SW[1]). Lembrar que os segmentos são ativados quando o sinal é 0 e não 1! Saída esperada: | + | ** '''Primeira atividade prática:''' Desenvolver um circuito para desenhar as letras U, S e P no primeiro display de sete segmentos do FPGA (HEX0[6..0]) utilizando switches (SW[0] e SW[1]). Lembrar que os segmentos são ativados quando o sinal é 0 e não 1! Saída esperada: |
*** SW[0] = 0 e SW[1] = 0: Letra U | *** SW[0] = 0 e SW[1] = 0: Letra U | ||
*** SW[0] = 1 e SW[1] = 0: Letra S | *** SW[0] = 1 e SW[1] = 0: Letra S | ||
Edição das 22h47min de 28 de março de 2017
Índice
SSC-109 - PRÁTICA EM LÓGICA DIGITAL - 2017/1
Prof. Vanderlei Bonato (PRÁTICA)
E-mail: vbonato@usp.br
Estagiário PAE: André Bannwart Perina
E-mail: abperina@usp.br
FAQ
Para dúvidas frequentes relacionadas à instabilidade emocional do Quartus/ModelSim:
Arquivos
- Descrição da disciplina: Arquivo:ApresentacaoCursoSSC0109.pdf
- Pin mapping DE0-CV: Arquivo:DE0 CV Main Pins.zip
- Pin mapping DE2-115: Arquivo:DE2 115 Main Pins.zip
- Manual DE0-CV: ftp://ftp.altera.com/up/pub/Altera_Material/Boards/DE0-CV/DE0_CV_User_Manual.pdf
- Manual DE2-115: ftp://ftp.altera.com/up/pub/Altera_Material/Boards/DE2-115/DE2_115_User_Manual.pdf
Avisos
ATENÇÃO ATENÇÃO ATENÇÃO ATENÇÃO ATENÇÃO ATENÇÃO ATENÇÃO ATENÇÃO ATENÇÃO
ATENÇÃO: Para o começo da próxima aula (4 e 6 abril), entregar a primeira atividade prática! Descrição aqui
ATENÇÃO ATENÇÃO ATENÇÃO ATENÇÃO ATENÇÃO ATENÇÃO ATENÇÃO ATENÇÃO ATENÇÃO
- Datas importantes:
- Prova prática: 09/05 (turma de terça) 11/05 (turma de quinta)
- Trabalho prático principal: 27/06 (turma de terça) 29/06 (turma de quinta)
Notas
Método de avaliação
Para mais detalhes ver arquivo de descrição da disciplina.
- 20% atividades
- 30% prova prática
- 50% trabalho prático principal
Trabalho Final
Em breve...
Cronograma realizado
- (Ter. 14/03 - Qui. 16/03): Aula 01: Introdução do curso, apresentação da ementa, critério de avaliação, introdução ao Quartus II e ModelSim
- (Ter. 21/03 - Qui. 23/03): Aula 02: Introdução ao uso do Quartus II
- (Ter. 28/03 - Qui. 30/03): Aula 02: Primeira programação da placa e primeira atividade prática
- Primeira atividade prática: Desenvolver um circuito para desenhar as letras U, S e P no primeiro display de sete segmentos do FPGA (HEX0[6..0]) utilizando switches (SW[0] e SW[1]). Lembrar que os segmentos são ativados quando o sinal é 0 e não 1! Saída esperada:
- SW[0] = 0 e SW[1] = 0: Letra U
- SW[0] = 1 e SW[1] = 0: Letra S
- SW[0] = 0 e SW[1] = 1: Letra P
- SW[0] = 1 e SW[1] = 1: Tudo apagado ou tudo aceso
- Primeira atividade prática: Desenvolver um circuito para desenhar as letras U, S e P no primeiro display de sete segmentos do FPGA (HEX0[6..0]) utilizando switches (SW[0] e SW[1]). Lembrar que os segmentos são ativados quando o sinal é 0 e não 1! Saída esperada:
