|
|
| (18 revisões intermediárias por 2 usuários não estão sendo mostradas) |
| Linha 1: |
Linha 1: |
| − | = SSC 0110- Elementos de Lógica Digital I =
| |
| − | == Prof. Denis Wolf (denis@icmc.usp.br) ==
| |
| | | | |
| | | | |
| − | '''Programa:'''
| + | No Jupiter-web: [[https://sistemas.usp.br/jupiterweb/obterDisciplina?sgldis=ssc0110&nomdis=]] |
| | | | |
| − | Dispositivos eletrônicos semicondutores: Noções da física dos semicondutores. Sistemas de Numeração, Álgebra de Boole e portas lógicas. Implementação de Portas Lógicas. Simplificação de expressões lógicas (mapa de Karnaugh) e implementação dos circuitos. Códigos: ASCII, EBCDIC, HAMMING, GRAY, etc. Noções de circuitos combinacionais e sequências. Subsistemas lógicos: multiplex, demultiplex, decodificador, memória, latch, flip-flop, registradores e contadores.
| + | == 2º Semestre 2012 == |
| | + | *[[scc-0110(denis)|ELD1]] - Prof. Denis Wolf <br> |
| | | | |
| | + | == 2º Semestre 2011 == |
| | + | *[[scc-0110(vbonato)|ELD1]] - Prof. Vanderlei Bonato <br> |
| | + | *[[scc-0110(denis)|ELD1]] - Prof. Denis Wolf <br> |
| | | | |
| − | '''Bibliografia:'''
| + | == 2º Semestre 2010 == |
| − | * BROWN, S. ; VRANESIC, Z. Fundamentals of Digital Logic with VHDL Design, McGraw Hill.
| + | *[[scc-0110(Denis)|ELD1]] - Prof. Denis Wolf <br> |
| − | * IDOETA,I.V.; CAPUANO, F.G. Elementos de Eletrônica Digital, Livros Érica
| |
| − | | |
| − | | |
| − | '''Avaliação:'''
| |
| − | | |
| − | P1: 5/10/10 (peso 2)
| |
| − | P2: 16/11/10 (peso 3)
| |
| − | Projeto: 30/11/10 (peso 2)
| |
| − | | |
| − | SE (média das provas > 5.0) E (projeto > 5.0)
| |
| − | ENTÃO
| |
| − | média final = (2*P1 + 3*P2 + 2*Proj) / 7
| |
| − | SENÃO
| |
| − | média final = menor (média das provas, projeto)
| |
| − | | |
| − | | |
| − | '''Listas:'''
| |
| − | [[Arquivo:lista1.jpg]] | |
