Mudanças entre as edições de "SSC-113"

De CoteiaWiki
(Resultados das Avaliações)
(2º Semestre 2013)
 
(21 revisões intermediárias por 2 usuários não estão sendo mostradas)
Linha 1: Linha 1:
 
No Jupiter-web: [[http://sistemas2.usp.br/jupiterweb/obterDisciplina?sgldis=ssc0113&nomdis= ementa]]
 
No Jupiter-web: [[http://sistemas2.usp.br/jupiterweb/obterDisciplina?sgldis=ssc0113&nomdis= ementa]]
== Recados ==
 
*Prof. Vanderlei
 
**Os projetos Máquina de Refrigerante tipo Mealy implementado direto em VHDL e o do Elevador com o ActiveHDL deverão ambos serem concluídos durante as aulas 14 e 15/07.
 
  
  
== Informações Gerais ==
+
== 2º Semestre 2013 ==
'''Disciplina''': Elementos de Lógica Digital II (SSC-113) - BCC
+
*[[ssc-113| ELD 2]] - Prof. Denis Wolf <br>
  
'''Professores''':
+
==[[scc-0113(vbonato)|2º Semestre 2012]] <br>==
:Turma A - Eduardo do Valle Simões (simoes at icmc dot usp dot br)
 
:Turma B - Vanderlei Bonato (vbonato at icmc dot usp dot br)
 
  
'''Aluno PAE''': Sérgio Durand (durand at icmc dot usp dot br )
+
==[[scc-0113(EVSimoes)|2º Semestre 2011]] <br>==
 
 
'''Horário e Local das Aulas''':
 
*Turma A:
 
:Teórica: seg 13:30 - 16:00 (02:30 horas) - sala 5001
 
:Prática: ter 08:10 - 09:50 (01:40 hora ); qua (01:40 hora ) 10:10 - 11:50  - SAP2
 
 
 
*Turma B:
 
:Teórica: seg 13:30 - 16:00 (02:30 horas)  - sala 5003
 
:Prática: ter 10:10 - 11:50 (01:40 hora ); qua 08:10 - 09:50 (01:40 hora ) - SAP2
 
 
 
'''Horário de Atendimento''':
 
:Professor: seg 16:00 - 18:00
 
:Aluno PAE: qua 16:00 - 18:00 (avisar por e-mail)
 
 
 
== Aulas Programadas ==
 
 
 
*[[Media:2_2010_aula_1_-_Programa2ELD2.pdf|Aula 1 - Apresentação do curso]]
 
*[[Media:Aula2_-_VHDL-SSC0110_2010.pdf|Aula 2 - Linguagem de descrição de hardware VHDL]]
 
*[[Media:Aula_3_-_StateMachine-SSC0110_2010.pdf|Aula 3 - Máquina de estados finitos]]
 
*Aula 4 - Modelos de máquinas de estados finitos - Moore e Mealy (exercícios)
 
**Máquina de venda de refrigerante
 
*Aula 5 - Máquina de estados finitos (continuação)
 
*Aula 6 - Apresentação P1
 
*Aula 7 - Template de microprocessador (memória, mapa de caracteres, I/O, ULA, unidade de controle)  
 
*Aula 8 - Análise e implementaçao: instruções de acesso a memória e I/O
 
*Aula 9 - Análise e implementaçao: instruções de operações artiméticas, lógicas e de deslocamento
 
*Aula 10 - Análise e implementaçao: instruções de desvios
 
*Aula 11 - Análise e implementaçao: instruções de subrotinas
 
*Aula 12 - Montador
 
*Aula 13 - Programação
 
*Aula 14 - Programação
 
*Aula 15 - Apresentação P2
 
 
 
== Material de Apoio ==
 
 
 
*Fontes VHDL
 
** [[Media:Alarme_mealy.rar | Máquina de Estados Finitos (Modelo Moore) - Alarme]]
 
** [[Media:Alarme_mealy.rar | Máquina de Estados Finitos (Modelo Mealy) - Alarme]]
 
** [[Media:dec_7seg.rar‎ | Decodificador para display de 7 segmentos]]
 
** [[Media:Arrumabotao.rar | "Arruma botão"]]
 
** [[Media:TemplateJogo_MaqEst.rar | Template Máquina de Estado - Jogo do Frog]]
 
 
 
*Dicas VHDL/Quartus
 
** [http://quartushelp.altera.com/current/mergedProjects/hdl/vhdl/vhdl_file_dir_chip.htm Assigns device pins to a port on a VHDL entity].
 
 
 
*Processador COMP09
 
** [[Media:Apresentacao_instrucoes.pdf | Apresentação]]
 
** [[Media:processador_2010.rar‎ | Projeto inicial do processador Comp09 (Turma Prof. Vanderlei)]]
 
** [[Media:Especificacao.pdf‎ | Especificação do Projeto 2 (Turmas Prof. Vanderlei e Eduardo)]]
 
** [[Media:Montador.rar | Montador com o fonte - "Thanks to Fabio"]]
 
 
 
*Docs para uso da Placa D2-70
 
** [http://www.altera.com/literature/ug/ug_usb_blstr.pdf Installing the USB-Blaster Driver on Windows 2000 and Windows XP Systems]
 
** [[Media:DE2_70 User manual_v101.pdf | DE2_70 User manual]]
 
 
 
== Resultados das Avaliações ==
 
* Turma Prof. Vanderlei
 
** [[Media:NF_P1i.pdf | Nota Final P1i]]
 
** [[Media:Nota_Final.pdf | Nota Final (Proj1, Proj2,  + Projeto 2 + Trabalhos, Freq.)]]
 

Edição atual tal como às 23h58min de 7 de agosto de 2013

No Jupiter-web: [ementa]


2º Semestre 2013

2º Semestre 2012

2º Semestre 2011