Mudanças entre as edições de "SSC-510(vbonato)"

Edição atual tal como às 20h45min de 6 de fevereiro de 2019

Índice

1 Informações Gerais
2 Lista de Exercícios
3 Critério de Avaliação
4 Material Didático
5 Seminários

Informações Gerais

Disciplina: Arquitetura de Computadores 2018/2 (SSC-0510)

Sala: 5-003

Horário: Terça das 19:00 às 20:40

Prof. Vanderlei Bonato

E-mail: vbonato@usp.br

Estagiário PAE: Cláudio Roberto Costa

E-mail: claudiocosta@usp.br

Lista de Exercícios

Lista de Exercícios 01: Arquivo:Lista de Exercícios SSC0510.pdf

Critério de Avaliação

Para mais detalhes ver arquivo de descrição da disciplina.

Prova 1: 02/10 ==> 30%
Prova 2: 04/12 ==> 50%
Seminários ==> 20%
Nota Final e % Presença ==> Arquivo:SSC05102018201 Nota Final.pdf
DATA REC - 06/02/2019 - 19hs. Sala 5-003.

Material Didático

Obs: Todo o material é oriundo do livro - William Stallings. Computer Organization and Architecture, 8th Edition, 2010, 792p. - exceções estão indicadas.

Aula 1 - Apresentação/Programa do curso Arquivo:ArqComp 2018 2.pdf
Aula 2 - Arquitetura de von Neumann: componentes básicos de um sistema de computação
- Introduction
- Computer Evolution and Performance
Aula 3 - Introdução às Arquiteturas RISC e CISC: características e funções
- Instruction Sets: Addressing Modes and Formats
- [até o slide 31] Reduced Instruction Set Computers
Aulas 4 e 5 - Pipeline
- Processor Structure and Function
- [a partir do slide 32] Reduced Instruction Set Computers
Aula 6 - Prova 1 (02/10)
Aulas 7 e 8 - Superscalar
- Instruction Level Parallelism and Superscalar Processors
- [[a partir do slide 68] http://booksite.elsevier.com/9780123944245/pdf/chapter_07.pdf Microarchitecture (from Harris and Harris. Digital Design and Computer Architecture, Morgan Kaufmann, 2007, 569p.)]

Aulas 9, 10 e 11 - Arquiteturas Paralelas
- [Aula 9 (slides 1-34), Aula 10 (slides 35-61)] Organização paralela: multiprocessadores simétricos (SMP) e Clusters
- [Aula 11 (slides 62-75)] Organização paralela: NUMA e Vector Computation

Aulas 12, 13 e 14 - Arquiteturas Comerciais (Seminários)

Aula 15 - Prova 2 (04/12)

Seminários

Considerações gerais:
- Grupos de 3 alunos cada, duração 15 min de apresentacao + 5 min de perguntas da classe/professor;
- Todos deverão apresentar (falar), pois a nota sera a média da qualidade do conteúdo, da apresentação individual e da apresentacao do grupo.

Conteúdo do seminário:
- Evolução histórica do tema e seu estado da arte;
- Principais resultados alcançados e os desafios atuais;
- Dependências do mundo externo (padrões de desenvolvimento, complexidade dos problemas, tempo de resposta, custo de desenvolvimento e manutenção, avanço da tecnologia, exigências do mercado e etc..);
- Apresentação de questões e posicionamento do grupo que motivem a discussão da classe.

Tema: Intel® 64 and IA-32 architectures
G1 ==> Arquivo:G1.pdf

Tema: Intel® Virtualization Technology
G2 ==> Arquivo:G2.pdf

Tema: AMD-V™ technology
G3 ==> Arquivo:G3.pdf

Tema: Intel® Turbo Boost Technology
G4 ==> Arquivo:G4.pdf

Tema: AMD® Turbo Core Technology
G5 ==> Arquivo:G5.pdf

Tema: Intel® Advanced Vector Extensions
G6 ==> Arquivo:G6.pdf

Tema: AMD® Advanced Vector Extensions
G7 ==> Arquivo:G7.pdf

Tema: AltiVec® Technologies
G8 ==> Arquivo:G8.pdf

Tema: ARM® NEON™ technology
G9_1 ==> Arquivo:G9 1.pdf
G9_2 ==> Arquivo:G9 2.pdf

Tema: ARM® big.LITTLE™ technology
G10 ==> Arquivo:G10.pdf

Tema: Intel® Xeon Gold 6138P with Arria 10 FPGA
G11 –

Tema: Intel® Xeon Phi Processor
G12_1 ==> Arquivo:G12 1.pdf
G12_2 ==> Arquivo:G12 2.pdf

Tema: Eyeriss Project: Processor for Deep Convolutional Neural Networks
G13 ==> Arquivo:G13.pdf

Tema: Nervana Intel Chip: Deep Learning Chip Architecture
G14 ==> Arquivo:G14 1.pdf

Tema: NVIDIA® Tesla® V100 Tensor Core: NVIDIA Volta Architecture
G15 ==> Arquivo:G15 1.pdf

@@ Linha 1: / Linha 1: @@
 == Informações Gerais ==
 '''Disciplina''': Arquitetura de Computadores 2018/2 (SSC-0510)
-'''Sala:''' 5-003    '''Horário:''': Terça das 19:00 às 20:40
+'''Sala:''' 5-003
+'''Horário:''' Terça das 19:00 às 20:40
 '''Prof. Vanderlei Bonato'''
@@ Linha 11: / Linha 14: @@
 E-mail: claudiocosta@usp.br
-'''Horário da Aula'''
+== Lista de Exercícios ==
+Lista de Exercícios 01: [[Arquivo:Lista_de_Exercícios_SSC0510.pdf]]
+==Critério de Avaliação==
+'''Para mais detalhes ver arquivo de descrição da disciplina.'''
+* Prova 1: 02/10 ==> 30%
+* Prova 2: 04/12 ==> 50%
+* Seminários ==> 20%
+* Nota Final e % Presença ==> [[Arquivo:SSC05102018201_Nota_Final.pdf]]
+*DATA REC - 06/02/2019 - 19hs. Sala 5-003.
 == Material Didático ==
 *Obs: Todo o material é oriundo do livro - William Stallings. Computer Organization and Architecture, 8th Edition, 2010, 792p. - exceções estão indicadas.
@@ Linha 22: / Linha 37: @@
 **[https://app.box.com/shared/lolg08x833/1/23771250/250308792/1 Instruction Sets: Addressing Modes and Formats]
 ** [até o slide 31] [https://app.box.com/shared/lolg08x833/1/23771250/250303138/1 Reduced Instruction Set Computers]
-* Aula 4, 5 e 6 - Pipeline
+* Aulas 4 e 5 - Pipeline
 ** [https://app.box.com/shared/lolg08x833/1/23771250/1988518180/1 Processor Structure and Function]
 ** [a partir do slide 32] [https://app.box.com/shared/lolg08x833/1/23771250/250303138/1 Reduced Instruction Set Computers]
-*Aula 7, 8 - Superscalar
+*Aula 6 - '''Prova 1 (02/10)'''
+*Aulas 7 e 8 - Superscalar
 **[https://app.box.com/shared/lolg08x833/1/23771250/250302838/1 Instruction Level Parallelism and Superscalar Processors]
 **[[a partir do slide 68] http://booksite.elsevier.com/9780123944245/pdf/chapter_07.pdf Microarchitecture (from Harris and Harris. Digital Design and Computer Architecture, Morgan Kaufmann, 2007, 569p.)]
-*Aula 9 - Prova 1
-* Aula10 e 11
+* Aulas 9, 10 e 11 - Arquiteturas Paralelas
-**[Aula 10 (slides 1-34), Aula 11 (slides 35-61)] [https://app.box.com/shared/lolg08x833/1/23771250/250301724/1 Organização paralela: multiprocessadores simétricos (SMP) e Clusters]
+**[Aula 9 (slides 1-34), Aula 10 (slides 35-61)] [https://app.box.com/shared/lolg08x833/1/23771250/250301724/1 Organização paralela: multiprocessadores simétricos (SMP) e Clusters]
-*Aula 12
+**[Aula 11 (slides 62-75)] [https://app.box.com/shared/lolg08x833/1/23771250/250301724/1 Organização paralela: NUMA e Vector Computation]
-**[slides 62-75] [https://app.box.com/shared/lolg08x833/1/23771250/250301724/1 Organização paralela: NUMA e Vector Computation]
+*Aulas 12, 13 e 14 - Arquiteturas Comerciais (Seminários)
+*Aula 15 - '''Prova 2 (04/12)'''
+== Seminários ==
+'''Considerações gerais:''' <br>
+- Grupos de 3 alunos cada, duração 15 min de apresentacao + 5 min de perguntas da classe/professor; <br>
+- Todos deverão apresentar (falar), pois a nota sera a média da qualidade do conteúdo, da apresentação individual e da apresentacao do grupo. <br>
+'''Conteúdo do seminário:''' <br>
+- Evolução histórica do tema e seu estado da arte; <br>
+- Principais  resultados alcançados e os desafios atuais; <br>
+- Dependências do mundo externo (padrões de desenvolvimento, complexidade dos problemas, tempo de resposta, custo de desenvolvimento e manutenção, avanço da tecnologia, exigências do mercado e etc..); <br>
+- Apresentação de questões e posicionamento do grupo que motivem a discussão da classe. <br>
+----
+Tema: Intel® 64 and IA-32 architectures <br>
+G1 ==> [[Arquivo:G1.pdf]] <br>
+Tema: Intel® Virtualization Technology <br>
+G2 ==> [[Arquivo:G2.pdf]] <br>
+Tema: AMD-V™ technology <br>
+G3 ==> [[Arquivo:G3.pdf]] <br>
+Tema: Intel® Turbo Boost Technology <br>
+G4 ==> [[Arquivo:G4.pdf]] <br>
+Tema: AMD® Turbo Core Technology <br>
+G5 ==> [[Arquivo:G5.pdf]] <br>
+Tema: Intel® Advanced Vector Extensions <br>
+G6 ==> [[Arquivo:G6.pdf]] <br>
+Tema: AMD® Advanced Vector Extensions <br>
+G7 ==> [[Arquivo:G7.pdf]] <br>
+Tema: AltiVec® Technologies <br>
+G8 ==> [[Arquivo:G8.pdf]] <br>
+Tema: ARM® NEON™ technology <br>
+G9_1 ==> [[Arquivo:G9_1.pdf]] <br>
+G9_2 ==> [[Arquivo:G9_2.pdf]] <br>
+Tema: ARM® big.LITTLE™ technology <br>
+G10 ==> [[Arquivo:G10.pdf]] <br>
+Tema: Intel® Xeon Gold 6138P with Arria 10 FPGA <br>
+G11 –  <br>
+Tema: Intel® Xeon Phi Processor <br>
+G12_1 ==> [[Arquivo:G12_1.pdf]] <br>
+G12_2 ==> [[Arquivo:G12_2.pdf]] <br>
+Tema: Eyeriss Project: Processor for Deep Convolutional Neural Networks <br>
+G13 ==> [[Arquivo:G13.pdf]] <br>
+Tema: Nervana Intel Chip: Deep Learning Chip Architecture <br>
+G14 ==> [[Arquivo:G14_1.pdf]] <br>
+Tema: NVIDIA® Tesla® V100 Tensor Core: NVIDIA Volta Architecture <br>
+G15 ==> [[Arquivo:G15_1.pdf]] <br>

Mudanças entre as edições de "SSC-510(vbonato)"

Edição atual tal como às 20h45min de 6 de fevereiro de 2019

Índice

Informações Gerais

Lista de Exercícios

Critério de Avaliação

Material Didático

Seminários

Menu de navegação

Visualizações

Ferramentas pessoais

Navegação

Pesquisa

Ferramentas