Mudanças entre as edições de "SSC-510(vbonato)"
De CoteiaWiki
(→Informações Gerais) |
|||
| Linha 8: | Linha 8: | ||
E-mail: claudiocosta@usp.br | E-mail: claudiocosta@usp.br | ||
| + | |||
| + | |||
| + | == Material Didático == | ||
| + | *Obs: Todo o material é oriundo do livro - William Stallings. Computer Organization and Architecture, 8th Edition, 2010, 792p. - exceções estão indicadas. | ||
| + | |||
| + | |||
| + | *[[Media:ArqComp_2018_2.pdf |Aula 1 - Apresentação/Programa do curso]] | ||
| + | *Aula 2 - Arquitetura de von Neumann: componentes básicos de um sistema de computação | ||
| + | **[https://app.box.com/shared/lolg08x833/1/23771250/250308296/1 Introduction ] | ||
| + | **[https://app.box.com/shared/lolg08x833/1/23771250/250308082/1 Computer Evolution and Performance] | ||
| + | *Aula 3 - Introdução às Arquiteturas RISC e CISC: características e funções | ||
| + | **[https://app.box.com/shared/lolg08x833/1/23771250/250308792/1 Instruction Sets: Addressing Modes and Formats] | ||
| + | ** [até o slide 31] [https://app.box.com/shared/lolg08x833/1/23771250/250303138/1 Reduced Instruction Set Computers] | ||
| + | * Aula 4, 5 e 6 - Pipeline | ||
| + | ** [https://app.box.com/shared/lolg08x833/1/23771250/1988518180/1 Processor Structure and Function] | ||
| + | ** [a partir do slide 32] [https://app.box.com/shared/lolg08x833/1/23771250/250303138/1 Reduced Instruction Set Computers] | ||
| + | *Aula 7, 8 - Superscalar | ||
| + | **[https://app.box.com/shared/lolg08x833/1/23771250/250302838/1 Instruction Level Parallelism and Superscalar Processors] | ||
| + | **[[a partir do slide 68] http://booksite.elsevier.com/9780123944245/pdf/chapter_07.pdf Microarchitecture (from Harris and Harris. Digital Design and Computer Architecture, Morgan Kaufmann, 2007, 569p.)] | ||
| + | *Aula 9 - Prova 1 | ||
| + | * Aula10 e 11 | ||
| + | **[Aula 10 (slides 1-34), Aula 11 (slides 35-61)] [https://app.box.com/shared/lolg08x833/1/23771250/250301724/1 Organização paralela: multiprocessadores simétricos (SMP) e Clusters] | ||
| + | *Aula 12 | ||
| + | **[slides 62-75] [https://app.box.com/shared/lolg08x833/1/23771250/250301724/1 Organização paralela: NUMA e Vector Computation] | ||
Edição das 12h42min de 7 de agosto de 2018
SSC-0510 - ARQUITETURA DE COMPUTADORES - 2018/2
Prof. Vanderlei Bonato
E-mail: vbonato@usp.br
Estagiário PAE: Cláudio Roberto Costa
E-mail: claudiocosta@usp.br
Material Didático
- Obs: Todo o material é oriundo do livro - William Stallings. Computer Organization and Architecture, 8th Edition, 2010, 792p. - exceções estão indicadas.
- Aula 1 - Apresentação/Programa do curso
- Aula 2 - Arquitetura de von Neumann: componentes básicos de um sistema de computação
- Aula 3 - Introdução às Arquiteturas RISC e CISC: características e funções
- Aula 4, 5 e 6 - Pipeline
- Processor Structure and Function
- [a partir do slide 32] Reduced Instruction Set Computers
- Aula 7, 8 - Superscalar
- Instruction Level Parallelism and Superscalar Processors
- [[a partir do slide 68] http://booksite.elsevier.com/9780123944245/pdf/chapter_07.pdf Microarchitecture (from Harris and Harris. Digital Design and Computer Architecture, Morgan Kaufmann, 2007, 569p.)]
- Aula 9 - Prova 1
- Aula10 e 11
- [Aula 10 (slides 1-34), Aula 11 (slides 35-61)] Organização paralela: multiprocessadores simétricos (SMP) e Clusters
- Aula 12
- [slides 62-75] Organização paralela: NUMA e Vector Computation
