Mudanças entre as edições de "SSC-510(vbonato)"
(→Seminários) |
(→Seminários) |
||
| Linha 68: | Linha 68: | ||
G1 ==> [[Arquivo:G1.pdf]] <br> | G1 ==> [[Arquivo:G1.pdf]] <br> | ||
| − | Tema: Intel® Virtualization Technology | + | Tema: Intel® Virtualization Technology <br> |
G2 ==> [[Arquivo:G2.pdf]] <br> | G2 ==> [[Arquivo:G2.pdf]] <br> | ||
| Linha 74: | Linha 74: | ||
G3 ==> [[Arquivo:G3.pdf]] <br> | G3 ==> [[Arquivo:G3.pdf]] <br> | ||
| − | Tema: Intel® Turbo Boost Technology | + | Tema: Intel® Turbo Boost Technology <br> |
G4 ==> [[Arquivo:G4.pdf]] <br> | G4 ==> [[Arquivo:G4.pdf]] <br> | ||
| − | Tema: AMD® Turbo Core Technology | + | Tema: AMD® Turbo Core Technology <br> |
G5 ==> [[Arquivo:G5.pdf]] <br> | G5 ==> [[Arquivo:G5.pdf]] <br> | ||
| − | Tema: Intel® Advanced Vector Extensions | + | Tema: Intel® Advanced Vector Extensions <br> |
G6 ==> [[Arquivo:G6.pdf]] <br> | G6 ==> [[Arquivo:G6.pdf]] <br> | ||
| − | Tema: AMD® Advanced Vector Extensions | + | Tema: AMD® Advanced Vector Extensions <br> |
G7 ==> [[Arquivo:G7.pdf]] <br> | G7 ==> [[Arquivo:G7.pdf]] <br> | ||
| − | Tema: AltiVec® Technologies | + | Tema: AltiVec® Technologies <br> |
G8 ==> [[Arquivo:G8.pdf]] <br> | G8 ==> [[Arquivo:G8.pdf]] <br> | ||
| − | Tema: ARM® NEON™ technology | + | Tema: ARM® NEON™ technology <br> |
G9_1 ==> [[Arquivo:G9_1.pdf]] <br> | G9_1 ==> [[Arquivo:G9_1.pdf]] <br> | ||
| − | Tema: ARM® big.LITTLE™ technology | + | Tema: ARM® big.LITTLE™ technology <br> |
G10 ==> [[Arquivo:G10.pdf]] <br> | G10 ==> [[Arquivo:G10.pdf]] <br> | ||
| − | Tema: Intel® Xeon Gold 6138P with Arria 10 FPGA | + | Tema: Intel® Xeon Gold 6138P with Arria 10 FPGA <br> |
G11 – 7:00 – 7:20 <br> | G11 – 7:00 – 7:20 <br> | ||
| − | Tema: Intel® Xeon Phi Processor | + | Tema: Intel® Xeon Phi Processor <br> |
G12_1 ==> [[Arquivo:G12_1.pdf]] <br> | G12_1 ==> [[Arquivo:G12_1.pdf]] <br> | ||
G12_2 ==> [[Arquivo:G12_2.pdf]] <br> | G12_2 ==> [[Arquivo:G12_2.pdf]] <br> | ||
| − | Tema: Eyeriss Project: Processor for Deep Convolutional Neural Networks | + | Tema: Eyeriss Project: Processor for Deep Convolutional Neural Networks <br> |
| − | G13 | + | G13 ==> [[Arquivo:G13.pdf]] <br> |
| − | Tema: Nervana Intel Chip: Deep Learning Chip Architecture | + | Tema: Nervana Intel Chip: Deep Learning Chip Architecture <br> |
G14 – 8:00 <br> | G14 – 8:00 <br> | ||
| − | Tema: NVIDIA® Tesla® V100 Tensor Core: NVIDIA Volta Architecture | + | Tema: NVIDIA® Tesla® V100 Tensor Core: NVIDIA Volta Architecture <br> |
G15 – 8:20 <br> | G15 – 8:20 <br> | ||
Edição das 17h13min de 28 de novembro de 2018
Índice
Informações Gerais
Disciplina: Arquitetura de Computadores 2018/2 (SSC-0510)
Sala: 5-003
Horário: Terça das 19:00 às 20:40
Prof. Vanderlei Bonato
E-mail: vbonato@usp.br
Estagiário PAE: Cláudio Roberto Costa
E-mail: claudiocosta@usp.br
Lista de Exercícios
Lista de Exercícios 01: Arquivo:Lista de Exercícios SSC0510.pdf
Critério de Avaliação
Para mais detalhes ver arquivo de descrição da disciplina.
- Prova 1: 02/10 ==> 30%
- Prova 2: 04/12 ==> 50%
- Seminários 20% Arquivo:Grupos Seminarios v1.pdf
- Nota Parcial ==> Arquivo:Prova 1 SSC0510 2018.pdf
Material Didático
- Obs: Todo o material é oriundo do livro - William Stallings. Computer Organization and Architecture, 8th Edition, 2010, 792p. - exceções estão indicadas.
- Aula 1 - Apresentação/Programa do curso Arquivo:ArqComp 2018 2.pdf
- Aula 2 - Arquitetura de von Neumann: componentes básicos de um sistema de computação
- Aula 3 - Introdução às Arquiteturas RISC e CISC: características e funções
- Aulas 4 e 5 - Pipeline
- Processor Structure and Function
- [a partir do slide 32] Reduced Instruction Set Computers
- Aula 6 - Prova 1 (02/10)
- Aulas 7 e 8 - Superscalar
- Instruction Level Parallelism and Superscalar Processors
- [[a partir do slide 68] http://booksite.elsevier.com/9780123944245/pdf/chapter_07.pdf Microarchitecture (from Harris and Harris. Digital Design and Computer Architecture, Morgan Kaufmann, 2007, 569p.)]
- Aulas 9, 10 e 11 - Arquiteturas Paralelas
- [Aula 9 (slides 1-34), Aula 10 (slides 35-61)] Organização paralela: multiprocessadores simétricos (SMP) e Clusters
- [Aula 11 (slides 62-75)] Organização paralela: NUMA e Vector Computation
- Aulas 12, 13 e 14 - Arquiteturas Comerciais (Seminários)
- Aula 15 - Prova 2 (04/12)
Seminários
Considerações gerais:
- Grupos de 3 alunos cada, duração 15 min de apresentacao + 5 min de perguntas da classe/professor;
- Todos deverão apresentar (falar), pois a nota sera a média da qualidade do conteúdo, da apresentação individual e da apresentacao do grupo.
Conteúdo do seminário:
- Evolução histórica do tema e seu estado da arte;
- Principais resultados alcançados e os desafios atuais;
- Dependências do mundo externo (padrões de desenvolvimento, complexidade dos problemas, tempo de resposta, custo de desenvolvimento e manutenção, avanço da tecnologia, exigências do mercado e etc..);
- Apresentação de questões e posicionamento do grupo que motivem a discussão da classe.
Tema: Intel® 64 and IA-32 architectures
G1 ==> Arquivo:G1.pdf
Tema: Intel® Virtualization Technology
G2 ==> Arquivo:G2.pdf
Tema: AMD-V™ technology
G3 ==> Arquivo:G3.pdf
Tema: Intel® Turbo Boost Technology
G4 ==> Arquivo:G4.pdf
Tema: AMD® Turbo Core Technology
G5 ==> Arquivo:G5.pdf
Tema: Intel® Advanced Vector Extensions
G6 ==> Arquivo:G6.pdf
Tema: AMD® Advanced Vector Extensions
G7 ==> Arquivo:G7.pdf
Tema: AltiVec® Technologies
G8 ==> Arquivo:G8.pdf
Tema: ARM® NEON™ technology
G9_1 ==> Arquivo:G9 1.pdf
Tema: ARM® big.LITTLE™ technology
G10 ==> Arquivo:G10.pdf
Tema: Intel® Xeon Gold 6138P with Arria 10 FPGA
G11 – 7:00 – 7:20
Tema: Intel® Xeon Phi Processor
G12_1 ==> Arquivo:G12 1.pdf
G12_2 ==> Arquivo:G12 2.pdf
Tema: Eyeriss Project: Processor for Deep Convolutional Neural Networks
G13 ==> Arquivo:G13.pdf
Tema: Nervana Intel Chip: Deep Learning Chip Architecture
G14 – 8:00
Tema: NVIDIA® Tesla® V100 Tensor Core: NVIDIA Volta Architecture
G15 – 8:20
