Cronograma SSC0113 2012(fosorio)

SSC0113 - Elementos de Lógica Digital II (Prática)

Prof. Fernando Osório
Estagiário PAE: Diogo Ortiz Correa (Mestrando CCMC)
Semestre: 2012/2 - Turma 04 (BCC)
Aulas: Sexta-feira 10h10

---

Disciplina: Elementos de Lógica Digital II (Prática)

SEMANA  DATA    Tópicos de Aula

01 ....	03/08	A01: Início do Semestre 2012/2. 
                     Apresentação da disciplina: Programa, Cronograma, Avaliações.

02 ....	10/08   A02: Revisão de Circuitos Combinacionais: Quartus e suas Ferramentas

03 ....	17/08   A03: Quartus - Projetos Simples em VHDL

04 ....	24/08   A04: Quartus - Prática de Projetos em VHDL (Lógica Combinacional/Sequencial)

05 ...	31/08	A05: Quartus - Projetos de Máquinas de Estados Finitos (FSM)

06 ...	07/09	SEMANA DA PÁTRIA  - SEM AULA

07 ...	14/09	A06: Desenvolvimento, Discussão e Apresentação do Trabalho - TP01

08 ...	21/09	A07: <<< APRESENTAÇÃO/AVALIAÇÃO DO TRABALHO - TP01 >>> [Atualizado(06/09)!]

09 ...	28/09	A08: SEMCOMP - SEM AULA / Atividades junto a SEMCOMP (de 24/09 a 28/09)  [Limite Trancamento Disciplina][Atualizado(06/09)!]

10 ...	05/10	A09: Proj. de Máq. de Estados Finitos (FSM) e Processadores / <<< APRESENTAÇÃO/AVALIAÇÃO - TP01 >>> [Atualizado(06/09)!]

11 ...	12/10	SEM AULA: Quartus: Processadores / VHDL [Atualizado(08/10)!]
                Não haverá aula: Dia da Padroeira do Brasil, Nossa Senhora Aparecida.  

12 ...	19/10	A10: Prática em Laboratório: Processadores / VHDL
                SBR/LARS 2012 (Prof. em Viagem - Dúvidas: PAE e Monitor)

13 ...	26/10	A11: Quartus: Processadores / VHDL - Aula de projeto

14 ...	02/11	SEM AULA: Finados (02/11) 

15 ...	09/11	A12: Quartus: Processadores / VHDL - Aula de projeto

16 ...	16/11	SEM AULA: Proclamação da República (15/11 a 17/11 sem aula)

17 ...	25/11	A13: Quartus: Processadores / VHDL - Aula de projeto

18 ...	30/11	A14: <<< APRESENTAÇÂO DO TRABALHO - TP02 >>> 

19 ...	07/12	A15: <<< APRESENTAÇÂO DO TRABALHO - TP02 >>> 
                FIM DO SEMESTRE

Prncipais Temas Abordados:
- Projetos usando FPGAs e VHDL;
- Máquinas de Estado (implementadas em hardware);
- Projetos práticos de máquina de estados, sist. automatizados e processadores;

Avaliação: Disciplin Prática
- Serão realizados dois projetos (P1 e P2) em grupos de até 3 alunos,
  porém os alunos serão avaliados também individualmente pelo seu trabalho no grupo.
- As aulas de laboratório também envolverão a implementação de vários
  trabalhos práticos, onde os alunos serão avaliados individualmente.
- Projetos: 
  > P1: Máquinas de estado
  > P2: Processadores

---

Atualizado em 01/08/2012
F.Osório

Voltar para SSC-113-2012(fosorio)