Mudanças entre as edições de "Cronograma SSC0113 2012(fosorio)"
De CoteiaWiki
m (Protegeu "Cronograma SSC0113 2012(fosorio)" ([edit=sysop] (indefinido) [move=sysop] (indefinido)) [p. progressiva]) |
|||
| Linha 14: | Linha 14: | ||
01 .... 03/08 A01: Início do Semestre 2012/2. | 01 .... 03/08 A01: Início do Semestre 2012/2. | ||
Apresentação da disciplina: Programa, Cronograma, Avaliações. | Apresentação da disciplina: Programa, Cronograma, Avaliações. | ||
| + | |||
| + | 02 .... 10/08 A02: Revisão de Circuitos Combinacionais: Quartus e suas Ferramentas | ||
| + | |||
| + | 03 .... 17/08 A03: Quartus - Projetos Simples em VHDL | ||
| + | |||
| + | 04 .... 24/08 A04: Quartus - Prática de Projetos em VHDL (Lógica Combinacional/Sequencial) | ||
| + | |||
| + | 05 ... 31/08 A05: Quartus - Projetos de Máquinas de Estados Finitos (FSM) | ||
| + | |||
| + | 06 ... 07/09 SEMANA DA PÁTRIA - SEM AULA | ||
| + | |||
| + | 07 ... 14/09 A06: <<< APRESENTAÇÃO/AVALIAÇÃO DO TRABALHO - TP01 >>> | ||
| + | |||
| + | 08 ... 21/09 A07: SEMCOMP - SEM AULA / Atividades junto a SEMCOMP (de 19/09 a 23/09) | ||
| + | |||
| + | 09 ... 28/09 A08: <<< APRESENTAÇÃO/AVALIAÇÃO DO TRABALHO - TP01 >>> [Limite Trancamento Disciplina] | ||
| + | |||
| + | 10 ... 05/10 A09: Quartus - Projetos de Máquinas de Estados Finitos (FSM) e Processadores | ||
| + | |||
| + | 11 ... 12/10 A10: Quartus: Processadores / VHDL | ||
| + | |||
| + | 12 ... 19/10 SEM AULA: SBR/LARS 2012 | ||
| + | |||
| + | 13 ... 26/10 A11: Quartus: Processadores / VHDL - Aula de projeto | ||
| + | |||
| + | 14 ... 02/11 SEM AULA: Finados (02/11) | ||
| + | |||
| + | 15 ... 09/11 A12: Quartus: Processadores / VHDL - Aula de projeto | ||
| + | |||
| + | 16 ... 16/11 SEM AULA: Proclamação da República (15/11 a 17/11 sem aula) | ||
| + | |||
| + | 17 ... 25/11 A13: Quartus: Processadores / VHDL - Aula de projeto | ||
| + | |||
| + | 18 ... 30/11 A14: <<< APRESENTAÇÂO DO TRABALHO - TP02 >>> | ||
| + | |||
| + | 19 ... 07/12 A15: <<< APRESENTAÇÂO DO TRABALHO - TP02 >>> | ||
| + | FIM DO SEMESTRE | ||
</pre><!-- | </pre><!-- | ||
| − | 02 .... | + | 02 .... 10/08 A02: Visão Computacional: Uso do OpenCV (Bitmap) |
| − | 03 .... | + | 03 .... 17/08 A03: Visão Computacional: Uso do OpenCV (Proc. Imagens: Segmentação) |
| − | 04 .... | + | 04 .... 24/08 A04: Visão Computacional: Uso do OpenCV (Kinect - Mapa de Profundidade / Camera Térmica) |
| − | 05 ... | + | 05 ... 31/08 A05: Aprendizado de Máquina - Redes Neurais Artificiais |
06 ... 03/09 SEMANA DA PÁTRIA - SEM AULA | 06 ... 03/09 SEMANA DA PÁTRIA - SEM AULA | ||
| Linha 37: | Linha 74: | ||
11 .... 08/10 A10: Kinect, Câmera Térmica, Câmera de Alta Velocidade - Proc. de Imagens | 11 .... 08/10 A10: Kinect, Câmera Térmica, Câmera de Alta Velocidade - Proc. de Imagens | ||
| − | + | ||
| + | Núvem de pontos 3D: Laser, Velodyne, Câmera Estéreo, Kinect | ||
Sexta - FERIADO - SEM AULA (Sexta 12/10 a Sab.) [Dia da Padroeira do Brasil] | Sexta - FERIADO - SEM AULA (Sexta 12/10 a Sab.) [Dia da Padroeira do Brasil] | ||
Edição das 13h02min de 3 de agosto de 2012
SSC0113 - Elementos de Lógica Digital II (Prática)
Prof. Fernando Osório
Estagiário PAE: Diogo Ortiz Correa (Mestrando CCMC)
Semestre: 2012/2 - Turma 04 (BCC)
Aulas: Sexta-feira 10h10
Disciplina: Elementos de Lógica Digital II (Prática)
SEMANA DATA Tópicos de Aula
01 .... 03/08 A01: Início do Semestre 2012/2.
Apresentação da disciplina: Programa, Cronograma, Avaliações.
02 .... 10/08 A02: Revisão de Circuitos Combinacionais: Quartus e suas Ferramentas
03 .... 17/08 A03: Quartus - Projetos Simples em VHDL
04 .... 24/08 A04: Quartus - Prática de Projetos em VHDL (Lógica Combinacional/Sequencial)
05 ... 31/08 A05: Quartus - Projetos de Máquinas de Estados Finitos (FSM)
06 ... 07/09 SEMANA DA PÁTRIA - SEM AULA
07 ... 14/09 A06: <<< APRESENTAÇÃO/AVALIAÇÃO DO TRABALHO - TP01 >>>
08 ... 21/09 A07: SEMCOMP - SEM AULA / Atividades junto a SEMCOMP (de 19/09 a 23/09)
09 ... 28/09 A08: <<< APRESENTAÇÃO/AVALIAÇÃO DO TRABALHO - TP01 >>> [Limite Trancamento Disciplina]
10 ... 05/10 A09: Quartus - Projetos de Máquinas de Estados Finitos (FSM) e Processadores
11 ... 12/10 A10: Quartus: Processadores / VHDL
12 ... 19/10 SEM AULA: SBR/LARS 2012
13 ... 26/10 A11: Quartus: Processadores / VHDL - Aula de projeto
14 ... 02/11 SEM AULA: Finados (02/11)
15 ... 09/11 A12: Quartus: Processadores / VHDL - Aula de projeto
16 ... 16/11 SEM AULA: Proclamação da República (15/11 a 17/11 sem aula)
17 ... 25/11 A13: Quartus: Processadores / VHDL - Aula de projeto
18 ... 30/11 A14: <<< APRESENTAÇÂO DO TRABALHO - TP02 >>>
19 ... 07/12 A15: <<< APRESENTAÇÂO DO TRABALHO - TP02 >>>
FIM DO SEMESTRE
Prncipais Temas Abordados: - Projetos usando FPGAs e VHDL; - Máquinas de Estado (implementadas em hardware); - Projetos práticos de máquina de estados, sist. automatizados e processadores; Avaliação: Disciplin Prática - Serão realizados dois projetos (P1 e P2) em grupos de até 3 alunos, porém os alunos serão avaliados também individualmente pelo seu trabalho no grupo. - As aulas de laboratório também envolverão a implementação de vários trabalhos práticos, onde os alunos serão avaliados individualmente. - Projetos: > P1: Máquinas de estado > P2: Processadores
Atualizado em 01/08/2012
F.Osório
Voltar para SSC-113-2012(fosorio)
