Mudanças entre as edições de "Scc-0113(vbonato)"
De CoteiaWiki
(→Aulas Programadas) |
(→Aulas Programadas) |
||
| Linha 19: | Linha 19: | ||
* [[Media:Aula2_-_VHDL-SSC0110_2012.pdf | Aula 2 - Introdução a VHDL e revisão de circuitos combinacionais e sequenciais (parte 1)]] | * [[Media:Aula2_-_VHDL-SSC0110_2012.pdf | Aula 2 - Introdução a VHDL e revisão de circuitos combinacionais e sequenciais (parte 1)]] | ||
* [[Media:Aula3_-_VHDL-SSC0110_2012.pdf | Aula 3 - Introdução a VHDL e revisão de circuitos combinacionais e sequenciais (parte 2)]] | * [[Media:Aula3_-_VHDL-SSC0110_2012.pdf | Aula 3 - Introdução a VHDL e revisão de circuitos combinacionais e sequenciais (parte 2)]] | ||
| − | * Aula 4 - | + | * Aula 4 - Modelo de máquina de estados finitos Moore |
| − | * Aula 5 - | + | * Aula 5 - Modelo de máquina de estados finitos Moore em VHDL |
* Aula 6 - Exercícios | * Aula 6 - Exercícios | ||
* Aula 7 - 1ª Avaliação (18/09/2012) | * Aula 7 - 1ª Avaliação (18/09/2012) | ||
Edição das 20h33min de 13 de agosto de 2012
Informações Gerais
Disciplina: Elementos de Lógica Digital II (SSC-113) - BCC
Professores:
- Teórica (2 turmas): Vanderlei Bonato (vbonato at icmc dot usp dot br)
- Prática (4 turmas): Eduardo do Valle Simões, Onofre Trindade Junior (2 turmas), Fernando Santos Osório
Horário e Local das Aulas:
- Teórica: ter 13:20-16:00; 16:20-18:50 - Sala 5-003
- Prática: ter 08:10-09:50; qui 10:10-11:50, sex 08:10-09:50, sex 10:10-11:50 - SAP2: Sala 6-306
Horário de Atendimento:
- Prof. Vanderlei Bonato: qua 13:00 - 15:00 (agendar por e-mail)
Aulas Programadas
- Aula 1 - Apresentação do curso
- Aula 2 - Introdução a VHDL e revisão de circuitos combinacionais e sequenciais (parte 1)
- Aula 3 - Introdução a VHDL e revisão de circuitos combinacionais e sequenciais (parte 2)
- Aula 4 - Modelo de máquina de estados finitos Moore
- Aula 5 - Modelo de máquina de estados finitos Moore em VHDL
- Aula 6 - Exercícios
- Aula 7 - 1ª Avaliação (18/09/2012)
- Aula 8 - Modelos de máquinas de estados finitos Mealy
- Aula 9 - Otimização de máquinas de estados finitos
- Aula 10 - Tópicos avançados de máquinas de estados finitos (FSMD, particionamento, hierarquia)
- Aula 11 - Circuitos de lógica programável tipo FPGA (Field-Programmable Gate Array)
- Aula 12 - Exercícios
- Aula 13 - 2ª Avaliação (30/10/2012)
- Aula 14 - Implementação do projeto da aula prática
- Aula 15 - Implementação do projeto da aula prática
Material de Apoio
- Fontes VHDL
- Dicas VHDL/Quartus
- Processador COMP09
- Docs para uso da Placa D2-70
Avaliações
- Norma de Recuperação
- Nota Final: = (NP-2) / 5 * Mrec + 7 - NP se Mrec 5; ou
- Max (NP, Mrec) se Mrec < 5
- Sendo NP = Nota da 1a Avaliação e MRec = Média da Recuperação
