Mudanças entre as edições de "SSC-113"
De CoteiaWiki
(→Avaliações) |
(→Aulas Programadas) |
||
Linha 24: | Linha 24: | ||
== Aulas Programadas == | == Aulas Programadas == | ||
− | *[[Media: | + | *[[Media:aula_1_-_Programa2ELD2.pdf|Aula 1 - Apresentação do curso]] |
*[[Media:Aula2_-_VHDL-SSC0110_2010.pdf|Aula 2 - Linguagem de descrição de hardware VHDL]] | *[[Media:Aula2_-_VHDL-SSC0110_2010.pdf|Aula 2 - Linguagem de descrição de hardware VHDL]] | ||
*[[Media:Aula_3_-_StateMachine-SSC0110_2010.pdf|Aula 3 - Máquina de estados finitos]] | *[[Media:Aula_3_-_StateMachine-SSC0110_2010.pdf|Aula 3 - Máquina de estados finitos]] |
Edição das 16h37min de 1 de agosto de 2011
No Jupiter-web: [ementa]
Recados
Informações Gerais
Disciplina: Elementos de Lógica Digital II (SSC-113) - BCC
Professores:
- Turma A - Eduardo do Valle Simões (simoes at icmc dot usp dot br)
- Turma B - Eduardo Marques/Alexandre Delbem (emarques ou acdb at icmc dot usp dot br)
Horário e Local das Aulas:
- Turma A:
- Teórica: ter 13:30 - 16:00 (02:30 horas) - sala 5001
- Prática: ter 10:10 - 11:50 (01:40 hora ); qua (01:40 hora ) 10:10 - 11:50 - SAP2: Sala 6-306
- Turma B:
- Teórica: ter 13:30 - 16:00 (02:30 horas) - sala 5003
- Prática: qui 10:10 - 11:50 (01:40 hora ); sex 16:20 - 18:00 (01:40 hora ) - SAP2: Sala 6-306
Horário de Atendimento:
- Professor Eduardo Simoes: qui 17:00 - 19:00
(agendar por e-mail)
Aulas Programadas
- Aula 1 - Apresentação do curso
- Aula 2 - Linguagem de descrição de hardware VHDL
- Aula 3 - Máquina de estados finitos
- Aula 4 - Modelos de máquinas de estados finitos - Moore e Mealy (exercícios)
- Máquina de venda de refrigerante
- Aula 5 - Máquina de estados finitos (continuação)
- Aula 6 - Apresentação P1 (06/08/2011)
- Aula 7 - Template de microprocessador (memória, mapa de caracteres, I/O, ULA, unidade de controle)
- Aula 8 - Análise e implementaçao: instruções de acesso a memória e I/O
- Aula 9 - Análise e implementaçao: instruções de operações artiméticas, lógicas e de deslocamento
- Aula 10 - Análise e implementaçao: instruções de desvios
- Aula 11 - Análise e implementaçao: instruções de subrotinas
- Aula 12 - Montador
- Aula 13 - Programação do P2 no Processador
- Aula 14 - Programação do P2 no Processador
- Aula 15 - Apresentação P2 (29/11/2011)
Material de Apoio
- Fontes VHDL
- Dicas VHDL/Quartus
- Processador COMP09
- Docs para uso da Placa D2-70
Avaliações
- Serão realizados dois projetos (P1 e P2) sobre máquinas de estado e processadores, respectivamente.
- As aulas de laboratório envolverão a implementação de vários trabalhos práticos (Tn) avaliados individualmente ao final de cada aula prática.
- Não serão aprovados alunos com nota nos projetos ou média dos trabalhos práticos inferior a cinco.
- Os projetos P1 e P2 podem ser realizados em grupo de até 3 alunos.
- A avaliação dos projetos será composta por duas notas, nota do grupo (P) e nota individual (Arguição). A nota final Pi do aluno no projeto será calculada conforme a equação: Pi = (P * Arguição)/10.
- A nota final (NF) será calculada da seguinte maneira: NF = 0.3P1i + 0.4P2i + 0.3*Média dos Tn.
- Recuperação:
- Data: 15/12/2011
- Horário: 14:00hs
- Local: Sala 6-306 - Laboratório SAP-2
- Norma de Recuperação
- Nota Final: = (NP-2) / 5 * Mrec + 7 - NP se Mrec 5; ou
- Max (NP, Mrec) se Mrec < 5
- Sendo NP = Nota da 1a Avaliação e MRec = Média da Recuperação