Scc-0113(vbonato)

Índice

Disciplina: Elementos de Lógica Digital II (SSC-113) - BCC

Professores:

Teórica (2 turmas): Vanderlei Bonato (vbonato at icmc dot usp dot br)

Prática (4 turmas): Eduardo do Valle Simões, Onofre Trindade Junior (2 turmas), Fernando Santos Osório

Horário e Local das Aulas:

Teórica: ter 13:20-16:00; 16:20-18:50 - Sala 5-003

Prática: ter 08:10-09:50; qui 10:10-11:50, sex 08:10-09:50, sex 10:10-11:50 - SAP2: Sala 6-306

Horário de Atendimento:

Prof. Vanderlei Bonato: qua 13:00 - 15:00 (agendar por e-mail)

Aula 1 - Apresentação do curso
Aula 2 - Linguagem de descrição de hardware VHDL
Aula 3 - Máquina de estados finitos
Aula 4 - Modelos de máquinas de estados finitos - Moore e Mealy (exercícios)
- Máquina de venda de refrigerante
Aula 5 - Máquina de estados finitos (continuação)
Aula 6 - Apresentação P1 (06/08/2011)
Aula 7 - Template de microprocessador (memória, mapa de caracteres, I/O, ULA, unidade de controle)
Aula 8 - Análise e implementaçao: instruções de acesso a memória e I/O
Aula 9 - Análise e implementaçao: instruções de operações artiméticas, lógicas e de deslocamento
Aula 10 - Análise e implementaçao: instruções de desvios
Aula 11 - Análise e implementaçao: instruções de subrotinas
Aula 12 - Montador
Aula 13 - Programação do P2 no Processador
Aula 14 - Programação do P2 no Processador
Aula 15 - Apresentação P2 (29/11/2011)

- Norma de Recuperação
- Nota Final: = (NP-2) / 5 * Mrec + 7 - NP se Mrec 5; ou
- Max (NP, Mrec) se Mrec < 5
- Sendo NP = Nota da 1a Avaliação e MRec = Média da Recuperação