SSC-109(bonato) 2018

SSC-109 - PRÁTICA EM LÓGICA DIGITAL - 2018/1

Prof. Vanderlei Bonato (PRÁTICA)

E-mail: vbonato@usp.br

Estagiário PAE: André Bannwart Perina

E-mail: abperina@usp.br

Estagiário PAE: Cláudio Roberto Costa

E-mail: claudiocosta@usp.br

FAQ

Para dúvidas frequentes relacionadas à instabilidade emocional do Quartus/ModelSim:

Clique aqui!

Arquivos

• Descrição da disciplina: Arquivo:ApresentacaoCursoSSC0109 2018.pdf
• Pin mapping DE0-CV: Arquivo:DE0 CV Main Pins.zip
• Pin mapping DE2-115: Arquivo:DE2 115 Main Pins.zip
• Manual DE0-CV: ftp://ftp.altera.com/up/pub/Altera_Material/Boards/DE0-CV/DE0_CV_User_Manual.pdf
• Manual DE2-115: ftp://ftp.altera.com/up/pub/Altera_Material/Boards/DE2-115/DE2_115_User_Manual.pdf

Avisos

• Datas importantes:
  • Prova prática: 10/05
  • Trabalho prático principal: 28/06
  • Recuperação:

Método de avaliação

Para mais detalhes ver arquivo de descrição da disciplina.

• 20% atividades
• 30% prova prática
• 50% trabalho prático principal

Cronograma realizado

• (Qui. 08/03): Aula 01: introdução do curso, apresentação da ementa, critério de avaliação, introdução ao Quartus II e ModelSim
• (Qui. 22/03): Aula 02: introdução ao Quartus II e ModelSim (continuação)
  • Executar o circuito da aula anterior na placa de FPGA (pinar manualmente e por nome com o uso de script);
  • Utilização do Quartus:
    • Uso de script para controle da ferramenta no modo shell;
    • Criação de componentes e seu uso em modo hierárquico (definicão do top level);
    • Uso de pinos agrupados e de barramentos;
    • Conexão de fios e barramentos por meio de nomes;
    • Exibição de componentes da biblioteca: aritméticos, lógicos e memórias (incluindo gcc e vcc);