Mudanças entre as edições de "SSC-118"
De CoteiaWiki
(→Projeto Registrador (prática)) |
|||
| Linha 39: | Linha 39: | ||
*[[Media:Projeto-Registrador.pdf | Projeto-Registrador- Turmas de quinta-feira e sexta-feira]] | *[[Media:Projeto-Registrador.pdf | Projeto-Registrador- Turmas de quinta-feira e sexta-feira]] | ||
*[[Media:Modelo-Relatório-Projeto1.rar | Modelo de relatório (projeto do registrador)- Turmas de quinta-feira e sexta-feira]] | *[[Media:Modelo-Relatório-Projeto1.rar | Modelo de relatório (projeto do registrador)- Turmas de quinta-feira e sexta-feira]] | ||
| + | |||
== Material de Apoio == | == Material de Apoio == | ||
| Linha 45: | Linha 46: | ||
** [[Media:TemplateJogo_MaqEst.rar | Template Máquina de Estado - Jogo do Frog]] | ** [[Media:TemplateJogo_MaqEst.rar | Template Máquina de Estado - Jogo do Frog]] | ||
** [[Media:Moore.rar | Exemplo de máquina Moore em VHDL]] | ** [[Media:Moore.rar | Exemplo de máquina Moore em VHDL]] | ||
| + | |||
*Dicas VHDL/Quartus | *Dicas VHDL/Quartus | ||
** [http://quartushelp.altera.com/current/mergedProjects/hdl/vhdl/vhdl_file_dir_chip.htm Assigns device pins to a port on a VHDL entity]. | ** [http://quartushelp.altera.com/current/mergedProjects/hdl/vhdl/vhdl_file_dir_chip.htm Assigns device pins to a port on a VHDL entity]. | ||
| + | |||
*Manual da placa DE2-70 [ftp://ftp.altera.com/up/pub/Altera_Material/12.1/Boards/DE2-70/DE2_70_User_Manual.pdf] | *Manual da placa DE2-70 [ftp://ftp.altera.com/up/pub/Altera_Material/12.1/Boards/DE2-70/DE2_70_User_Manual.pdf] | ||
** [http://dslab.naist.jp/lectures/hw2/msim_tutorial.html Tutorial ModelSim Altera Starter Edition (ase)] | ** [http://dslab.naist.jp/lectures/hw2/msim_tutorial.html Tutorial ModelSim Altera Starter Edition (ase)] | ||
Edição das 15h12min de 22 de outubro de 2013
Índice
SSC-118- SISTEMAS DIGITAIS - 2013/2
Prof. Eduardo do Valle Simões (TEORIA)
E-mail: simoes@icmc.usp.br
Prof. Alexandre Cláudio Botazzo Delbem (PRÁTICA)
E-mail: acbd@icmc.usp.br
Prof. Vanderlei Bonato (PRÁTICA)
E-mail: vbonato@usp.br
Estagiária PAE: Marcilyanne Moreira Gois
E-mail: mmgois@usp.br
Conforme apresentado em aula, a ementa do curso está no Jupiter-web, no link abaixo:
EMENTA DO CURSO: [1]
Material de aula (prática)
- Linguagem de descrição de hardware - VHDL (parte 1 de 2)
- Linguagem de descrição de hardware - VHDL (parte 2 de 2)
- Flip-Flops, Registradores e Contadores (parte 1 de 3)
- Flip-Flops, Registradores e Contadores (parte 2 de 3)
- Flip-Flops, Registradores e Contadores (parte 3 de 3)
Projeto Registrador (prática)
- Projeto-Registrador- Turmas de quinta-feira e sexta-feira
- Modelo de relatório (projeto do registrador)- Turmas de quinta-feira e sexta-feira
Material de Apoio
- Fontes VHDL
- Dicas VHDL/Quartus
- Manual da placa DE2-70 [2]
