Mudanças entre as edições de "Scc-0512-201301(vbonato)"
De CoteiaWiki
(→Avaliação) |
(→Informações Gerais) |
||
| (5 revisões intermediárias pelo mesmo usuário não estão sendo mostradas) | |||
| Linha 18: | Linha 18: | ||
:Exercícios em sala de aula (datas a critério do professor) - 10% da Nota Final | :Exercícios em sala de aula (datas a critério do professor) - 10% da Nota Final | ||
| − | ;[https://uspdigital.usp.br/jupiterweb/obterDisciplina?sgldis=SSC0512&nomdis= Ementa da Disciplina] | + | ;[https://uspdigital.usp.br/jupiterweb/obterDisciplina?sgldis=SSC0512&nomdis= Ementa da Disciplina][ |
| − | + | [[Media:cronogramaELD-2013.pdf|Cronograma ELD 2013]] | |
== Aulas Teóricas == | == Aulas Teóricas == | ||
| Linha 48: | Linha 48: | ||
*[[Media:Avaliacao0512_12013.pdf | Nota P1]] | *[[Media:Avaliacao0512_12013.pdf | Nota P1]] | ||
*[[Media:Eld2013_bsi.pdf | Nota P2]] | *[[Media:Eld2013_bsi.pdf | Nota P2]] | ||
| + | |||
| + | |||
| + | '''DATA DA REC: DIA 23/07 ÀS <strike>19:00hs</strike> 21:00hs (SALA 5-003)''' | ||
== Aulas Práticas == | == Aulas Práticas == | ||
Edição atual tal como às 18h57min de 20 de fevereiro de 2014
Índice
Informações Gerais
Disciplina: Elementos de Lógica Digital (SSC-0512)
Professor: Dr. Vanderlei Bonato (vbonato at icmc dot usp dot br)
Estagiário PAE: Me. Bruno de Abreu Silva (brunoas at icmc dot usp dot br)
- Horário de Atendimento
- Professor: A definir.
- Estagiário PAE: Solicite atendimento por e-mail.
- Datas importantes
- Prova 1 (15/04/2013) - 20% da Nota Final
- Prova 2 (17/06/2013) - 40% da Nota Final
- Entrega do Trabalho Prático e Relatório (25/06/2013) - Trabalho + Apresentação = 30% da Nota Final
- Apresentação do Trabalho Prático Turma 1 (25/06/2013)
- Apresentação do Trabalho Prático Turma 2 (25/06/2013)
- Exercícios em sala de aula (datas a critério do professor) - 10% da Nota Final
Aulas Teóricas
Material Didático
- 1 - Introdução aos circuitos lógicos
- 2 - Introdução aos circuitos lógicos (continuação)
- 3 - Implementação otimizada de funções lógicas
- 4 - Implementação otimizada de funções lógicas (continuação)
- 5 - Implementação otimizada de funções lógicas (continuação)
- 6 - Representação numérica e circuitos aritméticos
- 7 - Representação numérica e circuitos aritméticos (continuação)
- 8 - Representação numérica e circuitos aritméticos (continuação)
- 9 - Blocos de construção de circuitos combinacionais
- 10 - Blocos de construção de circuitos combinacionais (continuação)
- 11 - Flip-Flops, Registradores e Contadores
- 12 - Flip-Flops, Registradores e Contadores (continuacao)
- 13 - Tipos de Memória
Lista de Exercícios
Avaliação
DATA DA REC: DIA 23/07 ÀS 19:00hs 21:00hs (SALA 5-003)
Aulas Práticas
Práticas de Laboratório
Projetos do Quartus II
- Projeto do Quartus - Prática 2
- Projeto Quartus - Prática 3
- Projeto Quartus - Prática 6
- Projeto Quartus - Prática 7 Parallel Access 4-bit Shift Register with load enable
Trabalho Prático
Exercícios Extras
Links Úteis
- Página de download do Quartus II: https://www.altera.com/download/dnl-index.jsp
- Qsim - Simulador educacional
- Manual da placa DE2-70
