Ssc-0512-2014101(vbonato)
De CoteiaWiki
Índice
Informações Gerais
Disciplina: Elementos de Lógica Digital (SSC-0512)
Professor: Dr. Vanderlei Bonato (vbonato at icmc dot usp dot br)
Estagiário PAE: Alexandre Shigueru Sumoyama
- Horário de Atendimento
- Professor: A definir.
- Estagiário PAE: Solicite atendimento por e-mail.
- Critérios de Avaliação
- Prova 1 = 20% da Nota Final
- Prova 2 = 40% da Nota Final
- Trabalho Prático e Relatório: Trabalho + Apresentação = 30% da Nota Final
- Exercícios em sala de aula (datas a critério do professor) = 10% da Nota Final
Aulas Teóricas
Material Didático
- 1 - Introdução aos circuitos lógicos
- 2 - Introdução aos circuitos lógicos (continuação)
- 3 - Implementação otimizada de funções lógicas
- 4 - Implementação otimizada de funções lógicas (continuação)
- 5 - Implementação otimizada de funções lógicas (continuação)
- 6 - Representação numérica e circuitos aritméticos
- 7 - Representação numérica e circuitos aritméticos (continuação)
- 8 - Representação numérica e circuitos aritméticos (continuação)
- 9 - Blocos de construção de circuitos combinacionais
- 10 - Blocos de construção de circuitos combinacionais (continuação)
- 11 - Flip-Flops, Registradores e Contadores
- 12 - Flip-Flops, Registradores e Contadores (continuacao)
- 13 - Tipos de Memória
Lista de Exercícios
Avaliação
Aulas Práticas
Práticas de Laboratório
Projetos do Quartus II
- Projeto do Quartus - Prática 2
- Projeto Quartus - Prática 3
- Projeto Quartus - Prática 6
- Projeto Quartus - Prática 7 Parallel Access 4-bit Shift Register with load enable
Trabalho Prático
Exercícios Extras
Links Úteis
- Página de download do Quartus II: https://www.altera.com/download/dnl-index.jsp
- Qsim - Simulador educacional
- Manual da placa DE2-70
